20 CPU 描述
这 CPU 是 一个 一般 purpose 8-位 微处理器 capa-
ble 的 20 MHz operation 它 包含 一个 大 寄存器 设置 为
标准 CPU 行动 和 控制 的 这 transceiver
这 减少 操作指南 设置 是 优化 为 这 communica-
tions environment 这 下列的 sections 是 一个 architec-
tural 和 函数的 描述 的 这 DP8344B CPU
21 CPU ARCHITECTURAL 描述
211 寄存器 设置
这个 部分 describes 这 BCP’s 内部的 CPU registers 它 是
一个 一般 overview 的 这 寄存器 结构 和 这 func-
tions 编排 在 这 CPU 寄存器 space 它 是 不 一个 de-
tailed 或者 exhaustive 描述 的 每 bit 为 此类 一个 de-
scription 请 谈及 至 部分 62 寄存器 设置 谈及-
ence Also 这 偏远的 接口 配置 register
RIC
是 不 accessible 至 这 BCP (正在 accessible 仅有的
用 这 偏远的 系统) 和 是 描述 在 部分 63 re-
mote 接口 Reference
这 寄存器 设置 的 这 BCP 提供 为 一个 compliment 的
两个都 特定的 函数 和 一般 目的 registers 这
特定的 函数 寄存器 提供 进入 至 在-碎片 periph-
erals (transceiver timer 中断 control etc) 当 这
一般 目的 寄存器 maximize CPU throughput 用 最小值-
imizing accesses 至 外部 数据 memory 这 CPU 能
地址 一个 总的 的 44 8-位 registers 供应 进入 to
20 一般 目的 寄存器
8 配置 和 控制 寄存器
4 transceiver 进入 寄存器
2 8-位 accumulators
4 16-位 pointers
16-位 计时器
16 字节 数据 堆栈
地址 和 数据 堆栈 pointers
这 CPU 地址 内部的 寄存器 和 一个 5-位 field ad-
dressing 32 locations generically named R0 通过 R31
这 第一 twelve locations (r0–r11) 是 更远 有组织的 用
函数 作 二 groups 的 banked 寄存器 (一个 和 b) 作
显示 在
图示 2-1
各自 组 包含 两个都 一个 主要的 和
一个 alternate bank 仅有的 一个 bank 是 起作用的 为 组 一个 和
一个 为 bank B 和 因此 accessible 在 程序 execu-
tion 切换 在 这 banks 是 执行 用 这 ex-
改变 操作指南 EXX 这个 选择 whether 主要的 一个 或者
Alternate 一个 occupies R0–R3 和 whether 主要的 B 或者 改变-
nate B occupies R4–R11
TLF9336–32
图示 2-1 寄存器 编排
13
: 点此下载
