3.0 函数的 描述
(持续)
15 www.国家的.com
DP83815
little endian (cfg:bem=0):
这 字节 方向 为
receive 和 transmit 数据 在 系统 记忆 是 作 跟随:
big endian (cfg:bem=1):
这 字节 方向 为
receive 和 transmit 数据 在 系统 记忆 是 作 跟随:
3.1.1.2 pci 总线 中断 控制
pci 总线 中断 为 这 dp83815 是 asynchronously
执行 用 asserting 管脚 intan. 这个 管脚 是 一个 打开
流 输出. 这 源 的 这 中断 能 是 决定
用 读 这 中断 状态 寄存器 (isr). 一个 或者 更多
位 在 这 isr 将 是 设置, denoting 所有 目前 pending
中断.
提醒:
读 的 这 isr clears 所有 位.
masking 的 指定 中断 能 是 accomplished 用
使用 这 中断 掩饰 寄存器 (imr).
3.1.1.3 计时器
这 latency 计时器 描述 在 cfglat:lat 定义 这
最小 号码 的 总线 clocks 那 这 设备 将 支撑 这
总线. once 这 设备 增益 控制 的 这 总线 和 issues
framen, 这 latency 计时器 将 begin counting 向下. 如果
gntn 是 de-asserted 在之前 这 dp83815 有 finished
和 这 总线, 这 设备 将 维持 ownership 的 这 总线
直到 这 计时器 reaches 零 (或者 有 finished 这 总线
转移). 这 计时器 是 一个 8-位 计数器.
3.1.2 tx mac
这个 块 实现 这 transmit portion 的 802.3 媒介
进入 控制. 这 tx mac retrieves 小包装板盒 数据 从
这 tx 缓存区 manager 和 发送 它 输出 通过 这
transmit portion. additionally, 这 tx mac 提供 mib
控制 信息 为 transmit packets.
3.1.3 rx mac
这个 块 实现 这 receive portion 的 802.3 媒介
进入 控制. 这 rx mac retrieves 小包装板盒 数据 从
这 receive portion 和 发送 它 至 这 rx 缓存区 manager.
additionally, 这 rx mac 提供 mib 控制 信息
和 小包装板盒 地址 数据 为 这 rx 过滤.
3.2 缓存区 管理
这 缓存区 管理 scheme 使用 在 这 dp83815
准许 快, 简单的 和 效率高的 使用 的 这 框架 缓存区
记忆. frames 是 saved 在 类似的 formats 为 两个都
transmit 和 receive. 这 缓存区 管理 scheme 也
使用 独立的 缓存区 和 descriptors 为 小包装板盒
信息. 这个 准许 有效的 transfers 的 数据 从 这
receive 缓存区 至 这 transmit 缓存区 用 simply transferring
这 descriptor 从 这 receive queue 至 这 transmit
queue.
这 format 的 这 descriptors 准许 这 packets 至 是
saved 在 一个 号码 的 配置. 一个 小包装板盒 能 是
贮存 在 记忆 和 一个 单独的 descriptor 每 单独的 小包装板盒,
或者 多样的 descriptors 每 单独的 小包装板盒. 这个 flexibility
准许 这 用户 至 配置 这 dp83815 至 maximize
效率. architecture 的 这 明确的 系统’s 缓存区
记忆, 作 好 作 这 nature 的 网络 交通量, 将
决定 这 大多数 合适的 配置 的 小包装板盒
descriptors 和 fragments. 谈及 至 这 缓存区
管理 部分 (部分 5.0) 为 更多 信息.
3.2.1 tx 缓存区 manager
这个 块 dmas 小包装板盒 数据 从 pci 记忆 空间 和
places 它 在 这 2 kb transmit 先进先出, 和 pulls 数据 从 这
先进先出 至 send 至 这 tx mac. 多样的 packets (4) 将 是
呈现 在 这 先进先出, 准许 packets 至 是 transmitted 和
最小 interframe 间隙. 这 方法 在 这个 这 先进先出 是
emptied 和 filled 是 控制 用 这 先进先出 门槛
值 在 这 txcfg 寄存器: flth (tx fill 门槛) 和
drth (tx 流 门槛). 这些 值 决定 如何
全部 或者 empty 这 先进先出 必须 是 在之前 这 设备 requests
这 总线. additionally, once 这 dp83815 requests 这 总线,
它 将 attempt 至 empty 或者 fill 这 先进先出 作 允许 用 这
mxdma 设置 在 这 txcfg 寄存器.
3.2.2 rx 缓存区 manager
这个 块 retrieves 小包装板盒 数据 从 这 rx mac 和
places 它 在 这 2 kb receive 数据 先进先出, 和 pulls 数据 从
这 先进先出 为 dma 至 pci 记忆 空间. 这 rx 缓存区
manager 维持 一个 状态 先进先出, 准许 向上 至 4 packets
至 reside 在 这 先进先出 在 once. 类似的 至 这 transmit 先进先出,
这 receive 先进先出 是 控制 用 这 先进先出 门槛 值
在 这 rxcfg 寄存器: drth (rx 流 门槛). 这个
值 确定 这 号码 的 长 words 写 在 这
先进先出 从 这 mac 单位 在之前 一个 dma 要求 为 系统
记忆 进入 occurs. once 这 dp83815 gets 这 总线, 它
将 continue 至 转移 这 长 words 从 这 先进先出 直到
这 数据 在 这 先进先出 是 较少 比 一个 长 文字, 或者 有
reached 这 终止 的 这 小包装板盒, 或者 这 最大值 dma burst 大小
是 reached (rxcfg:mxdma).
3.2.3 小包装板盒 recognition
这 receive 小包装板盒 过滤 和 recognition 逻辑 准许
软件 至 控制 这个 packets 是 accepted 为基础 在
destination 地址 和 小包装板盒 类型. 地址 recognition
逻辑 包含 支持 为 broadcast, multicast hash, 和
unicast 地址. 这 小包装板盒 recognition 逻辑 包含
支持 为 wol, pause, 和 可编程序的 模式
recognition.
这 标准 802.3 ethernet 小包装板盒 组成 的 这
下列的 地方: preamble (pa), 开始 的 框架 delimiter
(sfd), destination 地址 (da), 源 地址 (sa),
长度 (len), 数据 和 框架 审查 sequence (fcs). 所有
地方 是 fixed 长度 除了 为 这 数据 地方. 在
reception, 这 pa, sfd 和 fcs 是 stripped. 在
传递, 这 dp83815 发生 和 appends 这
pa, sfd 和 fcs.
字节 0字节 1byte 2byte 3
0781516
232431
LSB
c/be[0]c/be[1]c/be[2]c/be[3]
MSB
字节 3字节 2byte 1byte 0
0781516
232431
MSB
c/be[0]c/be[1]c/be[2]
c/be[3]
LSB
: 点此下载
