ds2148/q48
24 的 75
5.2 并行的 端口 运作
当 使用 这 并行的 接口 在 这 ds2148 (bis1 =0) 这 用户 有 这 选项 为 也 多路复用
总线 运作 (bis1 = 0, bis0 = 0) 或者 nonmultiplexed 总线 运作 (bis1 = 0, bis0 = 1). 这 ds2148
能 运作 和 也 intel 或者 motorola 总线 定时 配置. 如果 这 pbts 管脚 是 系 低, intel
定时 将 是 选择; 如果 系 高, motorola 定时 将 是 选择. 所有 motorola 总线 信号 是 列表
在 parenthesis (). 看 这 定时 图解 在 部分 12 为 更多 详细信息.
5.3 串行 端口 运作
设置 bis1 = 1 和 bis0 = 0 使能 这 串行总线 接口 在 这 ds2148. 端口 读/写 定时 是
unrelated 至 这 系统 transmit 和 receive 定时,准许 异步的 读 或者 写 用 这 host.
看 部分 12 为 这 交流 定时 的 the 串行 端口. 所有 串行 端口 accesses 是 lsb 第一. 看 图示 5-1,
图示 5-2, 图示 5-3, 和 图示 5-4 为 更多 详细信息.
读 或者 writing 至 这 内部的 寄存器 需要 writing 一个 地址/command 字节 较早的 至
transferring 寄存器 数据. 这 第一 位 写 (lsb) 的 这 地址/command 字节 specifies whether 这
进入 是 一个 读 (1) 或者 一个 写 (0). 这 next 5 位 identify 这 寄存器 地址. 位 7 是 保留 和 必须
是 设置 至 0 为 恰当的 运作.
这 last 位 (msb) 的 这 地址/command 字节 是 这 burst 模式 位. 当 这 burst 位 是 使能
(b = 1) 和 一个 读 运作 是 执行, addresses 0 通过 15h 是 读 sequentially, 开始 在
地址 0h. 和 当 这 burst 位 是 使能 和 一个 写 运作 是 执行, 地址 0 通过
16h 是 写 sequentially, starting 在 地址 0h. burst 运作 是stopped once 地址 15h 是 读.
看 图示 5-5 和 图示 5-6 为 更多 详细信息.
所有 数据 transfers 是 initiated 用 驱动 这 cs* 输入 低. 当 input 时钟-边缘 选择 (ices) 是 低,
输入 数据 是 latched 在 这 rising 边缘 的 sclk 和 当 ices 是 高, 输入 数据 是 latched 在 这
下落 边缘 的 sclk. 当 输出 时钟-边缘 选择 (oces) 是 低, 数据 是 输出 在 这 下落 边缘 的
sclk 和 当 oces 是 高, 数据 是 输出 在 这 rising 边缘 的 sclk. 数据 是 使保持 直到 这 next
下落 或者 rising 边缘. 所有 数据 transfers 是 terminated如果 这 cs* 输入 transitions 高. 端口 控制 逻辑
是 无能 和 sdo 是 3-陈述 当 cs* 是 高.
: 点此下载
