ds2148/q48
9 的 75
transmit 逻辑
图示 3-3
4. 管脚 描述
这 ds2148 能 是 控制 在 一个 parallel 端口 模式, 一个 串行 端口 模式,或者 一个 硬件 模式 (表格 4-1,
4-2, 和 4-3). 这 并行的 和 串行端口 模式 是 描述 在 秒tion 3, 和 这 硬件 模式 是
描述 在下.
总线 接口 选择
表格 4-1
BIS1 BIS0 PBTS 总线 接口 类型
0 0 0 muxed intel
0 0 1 muxed motorola
0 1 0 nonmuxed intel
0 1 1 nonmuxed motorola
1 0 - 串行 端口
1 1 - 硬件
BPV
Insert
mux
b8zs/
HDB3
Coder
逻辑
错误
Insert
mux
或者
门
或者
门
ccr3.1
ccr1.6
ccr2.2
ccr3.0
ccr3.4
ccr3.3
TPOS
TNEG
至
偏远的
Loopback
prbs 发生器
循环 代号 发生器
时钟
Invert
丧失 的 transmit
时钟 发现
TCLK
ccr2.1
RCLK
JACLK
(获得
从
mclk)
ccr1.0
ccr1.1
ccr1.2
1
0
mux
mux
或者
门
至 lotc 输出 管脚
0
1
0
1
和
门
routed 至
所有 blocks
tx bd
sr.5