交流 电的 特性
(持续)
在 推荐 运行 供应 电压 和 温度 范围 除非 否则 指定 (便条 6)
标识 参数 情况 最小值 典型值 最大值 单位
差别的 接受者 定时 (所需的)东西
t
PHZ
使不能运转 时间 高 至 Z R
L
= 500
Ω
,
计算数量 8, 9
,
C
L
=35pF
4.5 10 ns
t
PLZ
使不能运转 时间 低 至 Z 3.5 8 ns
t
PZH
使能 时间 Z 至 高 3.5 8 ns
t
PZL
使能 时间 Z 至 低 3.5 8 ns
便条 1:
“Absolute 最大 Ratings” 是 那些 值 在之外 这个 这 安全 的 这 设备 不能 是 有保证的. 它们 是 不 meant 至 imply 那 这 设备
应当 是 运作 在 这些 限制. 这 表格 的 “Electrical Characteristics” 提供 情况 为 真实的 设备 运作.
便条 2:
所有 电流 在 设备 管脚 是 积极的; 所有 电流 输出 的 设备 管脚 是 负的. 所有 电压 是 关联 至 地面 除非 否则 指定 除了
V
OD
,
∆
V
OD
和 V
ID
.
便条 3:
所有 typicals 是 给 为 V
CC
= +3.3v 和 T
一个
= +25˚c, 除非 否则 陈述.
便条 4:
静电释放 比率: HBM (1.5 k
Ω
, 100 pf)
>
4.5 kV EIAJ (0
Ω
, 200 pf)
>
300v.
便条 5:
C
L
包含 探查 和 fixture 电容.
便条 6:
发生器 波形 为 所有 tests 除非 否则 指定:f=25mhz, Z
O
=50
Ω
,t
r
,t
f
=
<
1.0 ns (0%–100%). 至 确保 fastest 传播 延迟 和
最小 skew, 数据 输入 边缘 比率 应当 是 equal 至 或者 faster 比 1ns/v; 控制 信号 equal 至 或者 faster 比 3ns/v. 在 一般, 这 faster 这 输入 边缘 比率,
这 更好的 这 交流 效能.
便条 7:
这 DS92LV090A 功能 在里面 数据手册 规格 当 一个 resistive 加载 是 应用 至 这 驱动器 输出.
便条 8:
传播 延迟 是 有保证的 用 设计 和 描绘.
便条 9:
t
SKD1
|t
PHLD
–t
PLHD
| 是 这 worse 情况 skew 在 任何 频道 和 任何 设备 在 推荐 运作 情况.
便条 10:
仅有的 一个 输出 在 一个 时间 应当 是 短接, 做 不 超过 最大 包装 电源 消耗 capacity.
便条 11:
V
OH
failsafe terminated 测试 执行 和 27
Ω
连接 在 RI+ 和 RI− 输入. 非 外部 电压 是 应用.
便条 12:
碎片 至 碎片 skew 是 这 区别 在 差别的 传播 延迟 在 任何 途径 的 任何 设备, 也 边缘.
便条 13:
频道 至 频道 skew 是 这 区别 在 驱动器 输出 或者 接受者 输出 传播 延迟 在 任何 途径 在里面 一个 设备, 也 边缘.
产品 信息
一般 应用 指导原则 和 hints 将 是 建立 在 这
下列的 应用 注释: 一个-808, 一个-1035, 一个-977,
一个-971, 一个-918, 和 一个-903.
那里 是 一个 few 一般 practices 这个 应当 是 暗指
当 designing PCB 为 总线 LVDS signaling. recom-
mended practices 是:
•
使用 在 least 4 PCB 板 layer (总线 LVDS 信号,
地面, 电源 和 TTL 信号).
•
保持 驱动器 和 接受者 作 关闭 至 这 (总线 LVDS
端口 一侧) 连接器 作 可能.
•
绕过 各自 总线 LVDS 设备 和 也 使用 distributed
大(量) 电容 在 电源 平面. 表面 挂载
电容 放置 关闭 至 电源 和 地面 管脚 工作
最好的. 二 或者 三 高 频率, multi-layer 陶瓷的
(mlc) 表面 挂载 (0.1 µf, 0.01 µf, 0.001 µf) 在 paral-
lel 应当 是 使用 在 各自 V
CC
和 地面. 这
电容 应当 是 作 关闭 作 可能 至 这 V
CC
管脚.
多样的 vias 应当 是 使用 至 连接 V
CC
和 地面
平面 至 这 焊盘 的 这 用-通过 电容.
在 增加, randomly distributed 用-通过 电容
应当 是 使用.
•
使用 这 末端 电阻 这个 最好的 matches 这 dif-
ferential 阻抗 的 your 传递 线条.
•
Leave unused 总线 LVDS 接受者 输入 打开 (floating).
限制 查出 在 unused 输入 至
<
0.5 英寸.
•
分开 TTL 信号 从 总线 LVDS 信号
媒介 (连接器 或者 backplane) 选择:
•
使用 控制 阻抗 媒介. 这 backplane 和
连接器 应当 有 一个 matched 差别的 imped-
ance.
表格 1. 函数的 表格
模式 选择 DE RE
驱动器 模式 H H
接受者 模式 L L
触发-状态 模式 L H
循环 后面的 模式 H L
表格 2. 传输者 模式
输入 输出
DE D
在
DO+ DO−
HL LH
HH HL
H 0.8v
<
D
在
<
2.0v X X
LXZZ
表格 3. 接受者 模式
输入
输出
RE
(ri+) – (ri−)
ll(
<
−100 mv) L
lh(
>
+100 mv) H
L −100 mV
<
V
ID
<
+100 mV X
HX Z
X = 高 或者 低 逻辑 状态
L = 低 状态
Z = 高 阻抗 状态
H = 高 状态
DS92LV090A
www.国家的.com5