产品 信息
(持续)
是 好的 为 短的 和 长 产品. 当 使用 ribbon
缆索, 它 是 推荐 至 放置 一个 地面 线条 在
各自 差别的 一双 至 act 作 一个 屏障 至 噪音 连接 是-
tween 调整 pairs. 为 twin-coax 缆索 产品, 它 是
推荐 至 utilize 一个 shield 在 各自 缆索 一双. 所有 ex-
tended 要点-至-要点 产品 应当 也 雇用 一个
整体的 shield surrounding 所有 缆索 pairs regardless 的 这
缆索 类型. 这个 整体的 shield 结果 在 改进 transmis-
sion 参数 此类 作 faster attainable speeds, 变长
距离 在 传输者 和 接受者 和 减少
问题 有关联的 和 EMS 或者 emi.
这 高-速 运输 的 LVDS 信号 有 被 demon-
strated 在 一些 类型 的 cables 和 极好的 结果.
不管怎样, 这 最好的 整体的 效能 有 被 seen 当
使用 twin-coax 缆索. twin-coax 有 非常 低 缆索 skew
和 EMI 预定的 至 它的 构建 和 翻倍 防护. 所有 的
这 设计 仔细考虑 discussed here 和 列表 在 这
supplemental 应用 注释 提供 这 subsystem com-
munications 设计者 和 许多 有用的 指导原则. 它 是 rec-
ommended 那 这 设计者 assess 这 tradeoffs 的 各自
应用 thoroughly 至 arrive 在 一个 可依靠的 和 economical
缆索 解决方案.
板 布局:
至 获得 这 最大 益处 从 这
噪音 和 EMI reductions 的 lvds, 注意 应当 是 paid
至 这 布局 的 差别的 线条. 线条 的 一个 差别的 一双
应当 总是 是 调整 至 eliminate 噪音 干扰
从 其它 信号 和 引领 全部 有利因素 的 这 噪音 能-
celing 的 这 差别的 信号. 这 板 设计者 应当
也 尝试 至 维持 equal 长度 在 信号 查出 为 一个 给
差别的 一双. 作 和 任何 高 速 设计, 这 imped-
ance discontinuities 应当 是 限制 (减少 这 号码
的 vias 和 非 90 程度 angles 在 查出). 任何 discontinui-
ties 这个 做 出现 在 一个 信号 线条 应当 是 mirrored 在
这 其它 线条 的 这 差别的 一双. 小心 应当 是 带去 至
确保 那 这 差别的 查出 阻抗 相一致 这 differ-
ential 阻抗 的 这 选择 物理的 媒介 (这个 imped-
ance 应当 也 相一致 这 值 的 这 末端 电阻
那 是 连接 横过 这 差别的 一双 在 这 receiver’s
输入). 最终, 这 location 的 这 频道 LINK txout/
RxIN 管脚 应当 是 作 关闭 作 可能 至 这 板 边缘
所以 作 至 eliminate 过度的 pcb runs. 所有 的 这些 考虑-
ations 将 限制 reflections 和 串扰 这个 反而 ef-
fect 高 频率 效能 和 emi.
UNUSED 输入:
所有 unused 输入 在 这 TxIN 输入 的
这 传输者 必须 是 系 至 地面. 所有 unused 输出 在
这 RxOUT 输出 的 这 接受者 必须 然后 是 left floating.
末端:
使用 的 电流 模式 驱动器 需要 一个 ter-
minating 电阻 横过 这 接受者 输入. 这 频道
LINK chipset 将 正常情况下 需要 一个 单独的 100
Ω
电阻 是-
tween 这 真实 和 complement 线条 在 各自 差别的
一双 的 这 接受者 输入. 这 真实的 值 的 这 末端
电阻 应当 是 选择 至 相一致 这 差别的 模式
典型的 阻抗 (90
Ω
至 120
Ω
典型) 的 这 缆索.
图示 18
显示 一个 例子. 非 额外的 拉-向上 或者
拉-向下 电阻器 是 需要 作 和 一些 其它 differ-
ential 科技 此类 作 pecl. 表面 挂载 电阻器
是 推荐 至 避免 这 额外的 电感 那 交流-
公司 含铅的 电阻器. 这些 电阻器 应当 是
放置 作 关闭 作 可能 至 这 接受者 输入 管脚 至 re-
duce stubs 和 effectively terminate 这 差别的 线条.
解耦 电容:
Bypassing 电容 是
需要 至 减少 这 impact 的 切换 噪音 这个 可以
限制 效能. 为 一个 conservative approach 三
并行的-连接 解耦 电容 (multi-layered ce-
ramic 类型 在 表面 挂载 表格 因素) 在 各自 V
CC
和 这 地面 平面(s) 是 推荐. 这 三 ca-
pacitor 值 是 0.1 µf, 0.01µf 和 0.001 µf. 一个 例子
是 显示 在
图示 19
. 这 设计者 应当 雇用 宽
查出 为 电源 和 地面 和 确保 各自 电容 有
它的 自己的 通过 至 这 地面 平面. 如果 板 空间 是 限制的 这
号码 的 绕过 电容, 这 PLL V
CC
应当 receive
这 大多数 过滤/bypassing. Next 将 是 这 LVDS V
CC
管脚 和 最终 这 逻辑 V
CC
管脚.
ds012638-20
图示 18. LVDS Serialized Link 末端
www.国家的.com11