DSM2150F5V
10/73
architectural overview
主要的 函数的 blocks 是 显示 在 图示4.
dsp 地址/数据/控制 接口
这些 dsp 信号 连结 直接地 至 这 dsm 为
一个 glueless 连接. 一个 8-位 或者 16-位 数据 con-
nection 是 formed 和 16 或者 更多 dsp 地址
线条 能 是 解码 作 好 作 各种各样的 dsp
记忆 strobes; i.e.
BMS
,
RD
,
AWE
,
IOMS
,
MSx
,
等 这 数据 path 宽度 必须 是 指定 作 8-
位 或者 16-位 在 psdsoft 表示. 这个 configura-
tion 是 一个 静态的, meaning 这 数据 path 宽度 不能
转变 在 8-位 和 16-位 在 runtime.
端口 f 是 使用 为 8-位 数据 path, 端口 f 和 g 是
使用 为 16-位 数据 path. 那里 是 许多 不同的
方法 这 dsm2150f5v 能 是 配置 和
使用 取决于 在 系统 (所需的)东西. 看 ap-
pendices 为 例子 连接 在 这
dsm2150f5v 和 不同的 dsps.
图示 4. 块 图解
PD0
PD1
PD2
i/o 端口
PD3
PA0
PA1
PA2
PA3
PA4
PA5
PA6
PA7
i/o 端口
PB0
PB1
PB2
PB3
PB4
PB5
PB6
PB7
i/o 端口
页 reg
安全
锁
管脚 反馈
node 反馈
DSM2150F5V
dsp 系统 记忆
AI05776
DECODE
PLD
fs0-7
至 pld
在 总线
PC0
PC1
PC2
PC3
PC4
PC5
PC6
PC7
i/o 端口
jtag isp
控制
AD0
dsp 地址
AD1
AD2
AD3
AD4
AD5
AD6
AD7
AD8
AD9
AD10
AD11
AD12
AD13
AD14
AD15
dsp cntl
CNTL2
RST\
CNTL0
CNTL1
runtime 控制
GPIO
电源 mngmt
CSIOP
PLD
csboot0-3
secondary flash
4 blocks, 8 kb
32 kbytes 总的
主要的 flash
8 blocks, 64 kb
512 kbytes 总的
ecs0-7
dsp 数据
PF0
PF1
PF2
PF3
PF4
PF5
PF6
PF7
dsp 数据
或者 gp i/o
PG0
PG1
PG2
PG3
PG4
PG5
PG6
PG7
PE0
PE1
PE2
PE3
PE4
PE5
PE6
PE7
i/o 端口
pld 输入 总线
一般 pld
24 输入
MICROCELLS
16 输出 microcells
AA
AAAAAA
BBBBBBBB
和
排列
AAAAAAAA
BBBBBBBB
C
C
C
C
C
C
C
C
内部的 地址, 数据, 控制 总线 linked 至 dsp
内部的 地址, 数据, 控制 总线 linked 至 dsp
: 点此下载
