DSM2150F5V
26/73
decode pld (dpld)
这 dpld, 显示 在 图示7, 是 使用 为 decod-
ing 这 地址 为 内部的 和 外部 混合-
nents. 这 dpld 能 是 使用 至 发生 这
下列的 decode 信号:
■
8 主要的 flash 记忆 sector 选择 (
fs0-
FS7
) 信号 和 三 产品 条款 各自
■
4 secondary flash 记忆 sector 选择
(
csboot0-csboot3
) 信号 和 三
产品 条款 各自
■
1 内部的 csiop 选择 为 dsm 设备 控制
和 状态 寄存器 (csiop 是 这 根基 地址
的 这 块 的 256 字节 locations)
■
1 jtag 选择 信号 (使能 jtag
行动 在 端口 e 当 multiplexing jtag
信号 和 一般 i/o 信号)
■
8 外部 碎片 选择 输出 信号 为 端口 c
管脚, 各自 和 一个 产品 期.
图示 7. dpld 逻辑 排列
(输入)
(24)
(8)
(16)
(3)
cntrl[2:0] (读/写 控制 信号)
i/o 端口 (端口 一个,b,c)
(8)
pg0-pg7
(8)
mcella.fb [ 7:0] (反馈)
mcellb.fb [ 7:0] (反馈)
a[15:0]
(4)
(1)
pd[3:0]
重置
(1)
rd_bsy
CSIOP
JTAGSEL
ECS0
ECS1
8 flash 主要的
记忆
sector 选择
i/o 解码器
选择
jtag isp
FS0
FS7
3
3
3
3
3
3
3
3
1
ECS2
FS1
FS2
FS3
FS6
FS5
FS4
1
1
1
1
外部 碎片 选择
至 端口 c
CSBOOT0
CSBOOT1
CSBOOT2
CSBOOT3
4 secondary
flash 记忆
sector 选择
3
3
3
3
AI05775
ECS3
ECS4
ECS5
ECS6
1
ECS7
1
1
1
1