®
dsp101/102
17
这 多路调制器. 这个 统一体-增益 缓存区 降低 扭曲量,
带去 全部 有利因素 的 这 决议 和 带宽 的 这
dsp101.
这 74hc574d 寄存器 延迟 这 多路调制器 地址 数据
用 一个 转换 在之前 appending 这 频道 数据 至 这
串行 转换 结果 从 这 dsp101. 这个 attaches 这
频道 地址 至 这 准确无误的 转换 结果. 自从 这
频道 scanning 显示 在 图示 10 是 sequential, 这个
延迟 获得 可以 是 left 输出 和 软件 可以 认识
那 这 时间 (t) 转换 结果 有 这 mux 地址
从 这 时间 (t-1) 转换 appended. 不管怎样, 为
系统 使用 非-sequential scan lists, 这个 延迟 获得 是
essential 至 维持 这 转换 数据 和 频道 ad-
dress integrity.
这 74hc166 同步的 加载 变换 寄存器 负载 这
频道 地址 tag 数据 在 这 变换 寄存器 在 这 rising
边缘 的 这 位 时钟, 在 conjunction 和 这 同步 输出 的
这 dsp101. 这 频道 地址 tag 数据 是 然后 clocked
在 这 dsp101 tag 输入 (管脚 18) 用 这 位 时钟, 当
这 转换 数据 是 clocked 输出 这 其它 终止 的 这
dsp101 变换 寄存器 (discussed 在 另一 部分 的 这个
数据 薄板.)
图示 10 是 开发 和 测试 使用 一个 芒刺-褐色
zpb34 dsp 板, 这个 包含 一个 在&放大;t dsp32c, 所以
那 这 同步 输出 是 编写程序 至 是 起作用的 低. 这
电路 needs 至 是 修改 为 dsp processors 从 adi,
德州仪器, 和 motorola, 这个 使用 起作用的 高 同步 脉冲. 为
这些 processors, 系 ssf (管脚 12) 在 这 dsp101 高, 和
使用 一个 74hc04 十六进制 反相器 至 invert 这 同步 信号 至 这
74hc574 和 74hc166.
这 一样 基本 电路 能 是 duplicated 至 驱动 二
途径 在 一个 dsp102, 或者 能 是 容易地 修改 为 更多 或者
较少 比 第八 途径 的 相似物 输入.
使用 dsp101 和 dsp102 和
德州 器械 dsp ics
计算数量 11 thru 17 显示 各种各样的 方法 至 使用 这 dsp101
和 dsp102 和 dsp ics 从 这 德州 器械
tms320cxx 序列. 为 simplicity, 所有 的 这些 电路 是
图示 13. 使用 dsp102 和 tms320c30 在 cascade 模式.
16
15
20
17
22
12
21
clkr -0
fsr-0
dr-0
±2.75v 相似物 input
频道 一个
2
25
VINA
VINB
TMS320C30
转换 rate
发生器
DSP102
XCLK
SYNC
SOUTA
SOUTB
CASC
SSF
CONV
±2.75v 相似物 input
频道 b
+5V
+5V
便条: 串行 端口 0 programmed
为 32-位 数据.
ttl bit
时钟
NC
图示 12. 使用 dsp102 和 tms320c30.
ttl bit
时钟
16
15
20
17
22
12
21
CLKR
±2.75v 相似物 input
频道 一个
2
VINA
VINB
TMS320C30
转换 rate
发生器
DSP102
25
XCLK
SYNC
SOUTA
SOUTB
CASC
SSF
CONV
±2.75v 相似物 input
频道 b
dr-0
dr-1
fsr-0
fsr-1
+5V
: 点此下载
