®
dsp101/102
19
串行 端口
端口 global 控制 寄存器 0x0EBC040
fsx/dx/clkx 端口 控制 寄存器 0x00000111
fsr/dr/clkr 端口 控制 寄存器 0x00000111
receive/transmit 计时器 控制 寄存器 0x0000000F
计时器
计时器 global 控制 寄存器 0x000002C1
计时器 时期 寄存器 0x000000B5
便条: 假设 tms320c31 有 32mhz 主控 时钟.
使用 tms320c31 至 发生
所有 控制 信号
图示 17 显示 一个 电路 为 使用 这 tms320c31 和 一个
dsp102 和 一个 芒刺-褐色 dsp202 d/一个 至 提供 一个 二
频道 相似物 i/o 系统. 这 flexibility 的 这 tms320c31
准许 它 至 发生 这 数据 转移 时钟 (xclk) 和 这
转变 command, 降低 额外的 电路系统 和 syn-
chronizing 这 定时 信号 至 这 处理器’s 主控
时钟. 在 这个 电路, 这 dsp102 和 dsp202 是 使用 在
它们的 cascade 模式, transmitting 和 接到 二 chan-
nels 的 数据 在 一个 单独的 32-位 文字. (看 这 cascade 模式
部分 在之上.)
表格 ii 显示 如何 至 设置 向上 这 电路 在 图示 17 为 一个
44.1khz 转换 比率 为 两个都 途径 的 这 dsp102
一个/d 和 两个都 途径 的 这 dsp202 d/一个. 两个都 输入 和
输出 将 是 同时发生地 转变.
XCLK
SYNC
SOUT
SSF
CONV
VIN
DSP101
ttl bit
时钟
转换 rate
发生器
XCLK
FSX
txd±2.75v 相似物 输入
16
15
20
12
21
+5V
注释: (1) tms320c25 fsr 外部, 16-位 data.
2
TMS320C25
图示 16. 使用 dsp101 和 tms320c25.
图示 17. 二 频道 相似物 i/o 使用 tms320c31.
1M
Ω
XCLK
SYNC
SSF
SWL
CASC
CONV
±3v 相似物 output
VOUTA
DSP202
XCLK
SYNC
CASC
DSP102
±2.75v 相似物 输入
DR0
FSR0
DX0
FSX0
+5V
VINA
TMS3200C31
CONV
VINB
OSC2
OSC1
TCLK0
+5V
频道 一个
±3v 相似物 output
VOUTB
+5V
+5V
+5V
10pF
10pF
12.288mhz
±2.75v 相似物 输入
频道 b
频道 一个
频道 b
SINA
SINB
SOUTA
SOUTB
SSF
NC
CLKR0 CLKX0
表格 ii. tms320c31 寄存器 settings 为 44.1khz con-
版本 比率 在 图示 17.