快 激励 块 数据手册
E
20
产品 预告(展)
同步的 burst-模式. 位 rcr.15 在 这 读
配置 寄存器 sets 这 读 配置.
异步的 页-模式 是 这 default 读
配置 状态.
参数 blocks, 状态 寄存器,和 identifier
仅有的 支持 单独的 异步的 和 同步的
读 行动.
4.9.2 频率 配置
这 频率 配置 informs 这 设备 的
这 号码 的 clocks 那 必须 elapse 之后 adv#
是 驱动 起作用的 在之前 数据 将 是 有. 这个
值 是 决定 用 这 输入 时钟 频率.
看 表格 7 为 这 明确的 输入 clk 频率
配置 代号
图示 5 illustrates 数据 输出 latency 从 adv#
going 起作用的 为 不同的 频率 配置
代号.
4.9.3 数据 输出 配置
这 输出 配置 确定 如何 许多
clocks 数据 将 是 使保持 有效的. 这 数据 支撑 时间 是
configurable 作 也 一个 或者 二 clocks.
这 数据 输出 配置 必须 是 设置 至 支撑
数据 有效的 为 二 时钟 循环 when 这 频率
配置 值 4 和 burst 长度 是 更好
比 四 words. 否则, 它的 设置 将 取决于
在 这 系统 cpu’s 数据 建制 必要条件.
DQ
15-0
(d/q)
有效的
输出
DQ
15-0
(d/q)
有效的
输出
有效的
输出
有效的
输出
clk (c)
1 clk
数据 支撑
2 clk
数据 支撑
图示 6. 输出 配置
4.9.4 wait# 配置
这 wait# 配置 位 控制 这 行为
的 这 wait# 输出 信号. 这个 输出 信号 能
是 设置 至 是 asserted 在 或者 一个 clk循环
在之前 一个 输出 延迟 当 持续的 burst
长度 是 使能. 它的 设置 将 取决于 在 这
系统 和 cpu 典型的.
4.9.5 burst sequence
这 burst sequence specifies 这 顺序 在 这个
数据 是 addressed 在 同步的 burst-模式. 这个
顺序 是 可编程序的 作 也 直线的 或者 intel burst
顺序. 这 持续的 burst 长度 仅有的 支持
直线的 burst 顺序. 这 顺序 选择 将 取决于 在
这 CPU 典型的. 看 表格 8 为 更多
详细信息.
4.9.6 时钟 配置
这 时钟 配置 configures 这 设备 至
开始 一个 burst 循环, 输出 数据,和 assert wait#
在 这 rising 或者 下落 边缘 的 这 时钟. clk
flexibility helps 使容易 快 激励 块 flash 记忆
接口 至 宽 范围 的 burst cpus.
4.9.7 burst 长度
这 burst 长度 是 这 号码 的 words 那 这
设备 将 输出. 这 设备 支持 burst
长度 的 四 和 第八 words. 它 也 支持 一个
持续的 burst 模式. 在 持续的 burst 模式,
这 设备 将 成直线地 输出 数据 直到 这 内部的
burst 计数器 reaches 这 终止 的 这 设备的
burstable 地址 空间. 位 rcr.2–0 在 这 读
配置 寄存器 设置 这 burst 长度.
4.9.7.1 持续的 burst 长度
当 运行 在 这 持续的 burst 模式, 这
flash 记忆 将 incur 一个 输出 延迟 当 这
burst sequence crosses 这 第一 十六 文字
boundary. 这 开始 地址 dictates whether 或者
不 一个 延迟 将 出现. 如果 这 开始 地址 是
排整齐 至 一个 四 文字 boundary, 这 延迟 将 不
是 seen. 如果 这 开始 地址 是 这 终止 的 一个 四
文字 boundary, 这 输出 延迟 将 是 equal 至 这
频率 配置 设置; 这个 是 这 worst
情况 延迟. 这 延迟 将 仅有的 引领 放置 once
在 一个 持续的 burst 进入, 和 如果 这 burst
sequence 从不 crosses 一个 十六 文字 boundary,
这 延迟 将 从不 发生. 使用 这 wait#
输出 管脚 在 这 持续的 burst 配置, 这
系统 是 informed 如果 这个 输出 延迟 occurs.
: 点此下载
