字节-宽 smart 5 flashfile™ 记忆 家族
E
10
产品 预告(展)
2.1 数据 保护
取决于 在 这 应用, 这系统 designer
将 choose 至 制造 这 v
PP
电源 供应
switchable (有 仅有的 当 记忆 块
erases, programs, 或者 锁-位 配置 是
必需的) 或者 hardwired 至 v
pph1/2
. 这 设备
accommodates 也 设计 实践 和
encourages optimization 的 这 处理器-记忆
接口.
当 v
PP
≤
V
PPLK
, 记忆 内容 不能 是
改变. 当 高 电压 是 应用 至 v
PP
, 这
二-步伐 块 擦掉, 程序, 或者 锁-位
配置 command sequences 提供 pro-
tection 从 unwanted 行动. 所有 写
功能 是 无能 当 v
CC
电压 是 在下
这 写 lockout 电压 v
LKO
或者 当 rp# 是 在
V
IL
. 这 设备的 块 locking 能力 提供
额外的 保护 从 inadvertent 代号 或者 数据
改变 用 gating 擦掉 和 程序 行动.
3.0 总线 运作
这 local cpu 读 和 写 flash 记忆
在-系统. 所有 总线 循环 至 或者 从 这 flash
记忆 遵从 至 标准 微处理器 总线
循环.
3.1 读
块 信息, identifier 代号, 或者 状态 寄存器
能 是 读 独立 的 这 v
PP
电压. rp#
能 是 在 也 v
IH
或者 v
HH
.
这 第一 task 是 至 写 这 适合的 读-模式
command (读 排列, 读 identifier 代号, 或者
读 状态 寄存器) 至 这 cui. 在之上 最初的
设备 电源-向上 或者 之后 exit 从 深的 电源-
向下 模式, 这 设备 automatically resets 至 读
排列 模式. 四 控制 管脚 dictate 这 数据 流动
在 和 输出 的 这 组件: ce#, oe#, we#, 和
rp#. ce# 和 oe# 必须 是 驱动 起作用的 至 获得
数据 在 这 输出. ce# 是 这 设备 选择
控制, 和 当 起作用的 使能 这 选择
记忆 设备. oe# 是 这 数据 输出 (dq
0
–DQ
7
)
控制 和 当 起作用的 驱动 这 选择
记忆 数据 面向 这 i/o 总线. we# 必须 是 在 v
IH
和 rp# 必须 是 在 v
IH
或者 v
HH
. 图示 15
illustrates 一个 读 循环.
3.2 输出 使不能运转
和 oe# 在 一个 逻辑-高 水平的 (v
IH
), 这 设备
输出 是 无能. 输出 管脚 dq
0
–DQ
7
是
放置 在 一个 高-阻抗 状态.
3.3 备用物品
ce# 在 一个 逻辑-高 水平的 (v
IH
) places 这 设备 在
备用物品 模式 这个 substantially 减少 设备
电源 消耗量. dq
0
–DQ
7
输出 是 放置
在 一个 高-阻抗 状态 独立 的 oe#. 如果
deselected 在 块 擦掉, 程序, 或者
锁-位 配置, 这 设备 持续
起作用 和 consuming 起作用的 电源 直到 这
运作 完成.
3.4 深的 电源-向下
rp# 在 v
IL
initiates 这 深的 电源-向下 模式.
在 读 模式, rp#-低 deselects 这 记忆,
places 输出 驱动器 在 一个 高-阻抗 状态,
和 转变 止 所有 内部的 电路. rp# 必须 是 使保持
低 为 时间 t
PLPH
. 时间 t
PHQV
是 必需的 之后
返回 从 电源-向下 直到 最初的 记忆 进入
输出 是 有效的. 之后 这个 wake-向上 间隔,
正常的 运作 是 restored. 这 cui resets 至
读 排列 模式, 和 这 状态 寄存器 是 设置 至
80h.
在 块 擦掉, 程序, 或者 锁-位
配置, rp#-低 将 abort 这 运作.
ry/by# 仍然是 低 直到 这 重置 运作 是
完全. 记忆 内容 正在 改变 是 非
变长 有效的; 这 数据 将 是 partially erased 或者
写. 时间 t
PHWL
是 必需的 之后 rp# 变得 至
逻辑-高 (v
IH
) 在之前 另一 command 能 是
写.
作 和 任何 automated 设备, 它 是 重要的 至
assert rp# 在 系统 重置.当 这系统
comes 输出 的 重置, 它 expects 至 读 从 这 flash
记忆. automated flash memories 提供 状态
信息 当 accessed 在 块 擦掉,
程序, 或者 锁-位 配置 模式. 如果 一个 cpu
重置 occurs 和 非 flash 记忆 重置, 恰当的
cpu initialization 将 不 出现 因为 这 flash
记忆 将 是 供应 状态 信息
instead 的 排列 数据. intel’s flash memories 准许
恰当的 cpu initialization 下列的 一个系统 重置
通过 这 使用 的 这 rp# 输入. 在 这个 应用,
rp# 是 控制 用 这 一样 reset# 信号 那
resets 这 系统 cpu.
: 点此下载
