文档 非. e0589e30 (ver. 3.0)
日期 发行 july 2005 (k) 日本
打印 在 日本
url: http://www.elpida.com
elpida 记忆, 公司 2004-2005
数据 薄板
1gb ddr2 sdram 所以-dimm
EBE11UD8AESA
(128m words
×
64 位, 2 ranks)
描述
这 ebe11ud8aesa 是 128m words
×
64 位, 2 ranks
ddr2 sdram 小 外形 双 在-线条 记忆
单元, 挂载 16 片 的 512m 位 ddr2
sdram sealed 在 fbga (
µ
BGA
) 包装. 读 和
写 行动 是 执行 在 这 交叉 点 的
这 ck 和 这 /ck. 这个 高-速 数据 转移 是
认识到 用 这 4 位 prefetch-pipelined architecture.
数据 strobe (dqs 和 /dqs) 两个都 为 读 和 写
是 有 为 高 速 和 可依靠的 数据 总线
设计. 用 设置 扩展 模式 寄存器, 这 在-碎片
延迟 锁 循环 (dll) 能 是 设置 使能 或者 使不能运转.
这个 单元 提供 高 密度 挂载 没有
utilizing 表面 挂载 技术. 解耦
电容 是 挂载 beside 各自 fbga (
µ
bga) 在
这 单元 板.
便条: 做 不 推 这 组件 或者 漏出 这
modules 在 顺序 至 避免 机械的 defects,
这个 将 结果 在 电的 defects.
特性
•
200-管脚 插座 类型 小 外形 双 在 线条 记忆
单元 (所以-dimm)
pcb height: 30.0mm
含铅的 程度: 0.6mm
含铅的-自由 (rohs 一致的)
•
电源 供应: vdd
=
1.8v
±
0.1v
•
数据 比率: 667mbps/533mbps/400mbps (最大值.)
•
sstl_18 兼容 i/o
•
翻倍-数据-比率 architecture: 二 数据 transfers 每
时钟 循环
•
bi-directional, 差别的 数据 strobe (dqs 和
/dqs) 是 transmitted/received和 数据, 至 是 使用 在
capturing 数据 在 这 接受者
•
dqs 是 边缘 排整齐 和 数据 为 读: 中心-
排整齐 和 数据 为 写
•
差别的 时钟 输入 (ck 和 /ck)
•
dll aligns dq 和 dqs transitions 和 ck
transitions
•
commands entered 在 各自 积极的 ck 边缘: 数据
和 数据 掩饰 关联 至 两个都 edges 的 dqs
•
四 内部的 banks 为 concurrent 运作
(组件)
•
数据 掩饰 (dm) 为 写 数据
•
burst 长度: 4, 8
•
/cas latency (cl): 3, 4, 5
•
自动 precharge 运作 为 各自 burst 进入
•
自动 refresh 和 自 refresh 模式
•
平均 refresh 时期
7.8
µ
s 在 0
°
C
≤
TC
≤
+
85
°
C
3.9
µ
s 在
+
85
°
C
<
TC
≤
+
95
°
C
•
posted cas 用 可编程序的 additive latency 为
更好的 command 和 数据 总线 效率
•
止-碎片-驱动器 阻抗 adjustment 和 在-消逝-
末端 为 更好的 信号 质量
•
/dqs 能 是 无能 为 单独的-结束 数据 strobe
运作
: 点此下载
