edd1216aata-5
数据 薄板 e0443e40 (ver. 4.0)
17
电流 状态 /cs /ras /cas /我们 地址 Command 运作 next 状态
写 和
自动-
前-charge*
10
H
×
×
×
×
desl nop Precharging
L h h h
×
nop nop Precharging
L h h l
×
BSTillegal —
L H L H ba, ca, a10 读/reada ILLEGAL*
14
—
L H L L ba, ca, a10 writ/writ 一个 ILLEGAL*
14
—
l l h h ba, ra act illegal*
11, 14
—
l l h l ba, a10 前, pall ILLEGAL*
11, 14
—
l l l
×
×
illegal —
remark: h: vih. l: vil.
×
: vih 或者 vil
注释: 1. 这 ddr sdram 是 在 "precharging" state 为 trp 之后 precharge command 是 issued.
2. 这 ddr sdram reaches "空闲" 状态trp 之后 precharge command 是 issued.
3. 这 ddr sdram 是 在 "refresh" 状态 for trfc 之后 自动-refresh command 是 issued.
4. 这 ddr sdram 是 在 "activating" state 为 trcd 之后 act command 是 issued.
5. 这 ddr sdram 是 在 "起作用的" state 之后 "activating" 是 完成.
6. 这 ddr sdram 是 在 "读" 状态 直到 burst dat一个 有 被 输出 和 dq 输出 电路 是 转变
止.
7. 这 ddr sdram 是 在 "读 和 自动-precharge" 从 reada command 直到 burst 数据 有 被
输出 和 dq 输出 电路 是 转变 止.
8. 这 ddr sdram 是 在 "写" 状态 从 writ command 至 这 last burst 数据 是 输入.
9. 这 ddr sdram 是 在 "写 recovering" 为 twr 之后 这 last 数据 是 输入.
10. 这 ddr sdram 是 在 "写 和 自动-precharge" 直到 twr 之后 这 last 数据 有 被 输入.
11. 这个 command 将 是 issued 为 其它banks, 取决于 在 这 state 的 这 banks.
12. 所有 banks 必须 是 在 "空闲".
13. 在之前 executing 一个 写 command 至 停止 这 preceding burst 读 operati在, bst command 必须 是
issued.
14. 这 ddr sdram 支持 这 concurrent 自动-precharge 特性, 一个 读 和 自动-precharge enabled,or
一个 写 和 自动-precharge 使能, 将 是 followed用 任何 column command 至 其它 banks, 作 长 作
那 command 做 不 中断 这 read 或者 写 数据 转移, 和 所有 其它 related 限制 应用.
(e.g. conflict 在 读 数据 和 写 数据 必须 是 避免.)
这 最小 延迟 从 一个 读 或者 写 command 和 自动 precharge 使能, 至 一个 command 至 一个
不同的 bank, 是 summarized 在下.
从 command
至 command (不同的 bank, 非-
interrupting command)
最小 延迟
(concurrent ap supported)
单位
读 w/ap 读 或者 读 w/ap bl/2 tCK
写 或者 写 w/ap cl(rounded 向上)+ (bl/2) tCK
precharge 或者 活动 1 tCK
写 w/ap 读 或者 读 w/ap 1 + (bl/2) + twtr tCK
写 或者 写 w/ap bl/2 tCK
precharge 或者 活动 1 tCK
: 点此下载
