eds2532eebh-9a
初步的 数据 薄板 e0617e40 (ver. 4.0)
10
管脚 函数
clk (输入 管脚)
clk 是 这 主控 时钟 输入. 其它 输入 信号 是 关联 至 这 clk rising 边缘.
cke (输入 管脚)
cke 决定 validity 的 这 next clk (时钟). 如果 cke 是高, 这 next clk rising 边缘是 有效的; 否则 它 是
invalid. 如果 这 clk rising 边缘 是 invalid, 这 内部的 时钟 是 不 issued 和 这 同步的 dram suspends
运作.
当 这 同步的 dram 是 不 在 burst 模式 和cke 是 negated, 这 设备 enters 电源 向下 模式.
在 电源 向下 模式, cke 必须 仍然是 低.
/cs (输入 管脚)
/cs 低 开始 这 command 输入 循环. 当 /cs 是高, commands 是 ignored但是 行动 continue.
/ras, /cas, 和 /我们 (输入 pins)
/ras, /cas 和 /我们 有 这 一样 symbols 在 常规的 dram 但是 不同的 功能.为 详细信息,谈及 至 这
command 表格.
a0 至 a11 (输入 管脚)
行 地址 是 决定 用 a0 至 a11 在 这 clk (时钟) rising 边缘 在 这 起作用的 command 循环.
column 地址 是 决定 用 a0 至 a8 在 这clk rising 边缘 在 这 读 或者 写 command 循环.
[address 管脚 table]
地址 (a0 至 a11)
部分 号码 行 地址 column 地址
EDS2532EEBH ax0 至 ax11 ay0 至 ay8
a10 定义 这 precharge 模式. 当 a10 是 高 在 the precharge command 循环, 所有 banks 是 precharged;
当 a10 是 低, 仅有的 这 bank 选择 用 ba0 和 ba1 是 precharged.
当 a10 是 高 在 读 或者 写 command 循环, 这 precharge 开始 automatically 之后 这 burst 进入.
ba0 和 ba1 (输入 管脚)
ba0 和 ba1 是 bank 选择 信号 (bs). (看 bank 选择 信号 表格)
[bank 选择 信号 table]
ba0 ba1
bank 0 L L
bank 1 H L
bank 2 L H
bank 3 H H
remark: h: vih. l: vil.
DQM
(输入 管脚)
dqm 控制 i/o 缓存区. dqm0 控制 dq0 至 dq7,dqm1 控制 dq8 至 dq15, dqm2 控制 dq16 至
dq23, dqm3 控制 dq24 至dq31. 在 读 模式, dqm 控制 这 输出放 缓存区 像 一个 常规的 /oe 管脚.
dqm 高 和 dqm 低 转变 这 输出 缓存区 止 和 在, 各自. 这 dqm latency 为 这 读 是 二 clocks.
在 写 模式, dqm 控制 这 文字 掩饰.输入 数据 是 写 至 这 记忆cell 如果 dqm 是 低 但是 不 如果 dqm 是
高. 这 dqm latency 为 这 写 是 零.
: 点此下载
