初步的 数据 薄板 e0643e30 (ver. 3.0)
6
EDX5116ABSE
列表 的 计算数量
xdr dram 设备 写 和 读 transactions.....3
512mb (8x4mx16) xdr dram 块 图解..........9
要求 小包装板盒 formats ..............................................11
act-, rd-, wr-, 前-至-act 小包装板盒 interactions . 16
act-, rd-, wr-, 前-至-rd 小包装板盒 interactions ... 17
act-, rd-, wr-, 前-至-wr 小包装板盒 interactions... 18
act-, rd, wr-, 前-至-前 小包装板盒 interactions .. 19
要求 scheduling examples................................... 21
写 transactions ..................................................... 23
读 transactions...................................................... 25
interleaved transactions ............................................ 27
写/读 interaction .............................................. 29
传播 延迟 ...................................................... 31
串行 写 transaction ............................................. 33
串行 读 transaction — 选择 dram .............. 33
串行 读 transaction — 非-选择 dram ..... 33
串行 identification (sid) 寄存器 ............................ 34
配置 (cfg) 寄存器.................................... 35
电源 管理 (pm) 寄存器 ............................ 35
写 数据 串行 加载 (wdsl) 控制 寄存器 ..... 35
rq scan 高 (rqh) 寄存器 ................................. 36
rq scan 低 (rql) 寄存器 .................................... 36
refresh bank (refb) 控制 寄存器 ..................... 36
refresh 高 (refh) 行 寄存器......................... 37
refresh middle (refm) 行 寄存器 ..................... 37
refresh 低 (refl) 行 寄存器 ........................... 37
io 配置 (iocfg) 寄存器 .......................... 37
电流 校准 0 (cc0) 寄存器 ........................ 38
电流 校准 1 (cc1) 寄存器......................... 38
读 仅有的 记忆 0 (rom0) 寄存器.................... 38
读 仅有的 记忆 1 (rom1) 寄存器 .................... 38
测试 寄存器 ............................................................ 39
延迟 (dly) 控制 寄存器 ................................... 39
refresh transactions ..................................................41
校准 transactions ............................................ 43
电源 状态 管理 .......................................... 45
串行 接口 系统 topology .............................. 46
initialization 定时 为 xdr dram[k] 设备 .... 46
multiplexers 为 动态 宽度 控制 .................. 50
d-至-s 和 s-至-q mapping 为 动态 宽度 控制
51
字节 掩饰 逻辑 ........................................................ 52
写-masked (wrm) transaction 例子 ........... 53
写/读 interaction — 非 eraw 特性......... 54
写/读 interaction — eraw 特性 ............... 54
xdr dram 块 图解 和 bank sets .......... 55
同时发生的 触发 — trr-d 具体情况 ................. 56
同时发生的 precharge — tpp-d 具体情况 .................. 57
clocking 波形 .................................................. 64
rsl rq receive 波形 ..................................... 65
drsl dq receive 波形 .................................. 67
drsl dq transmit 波形................................ 69
串行 接口 receive 波形 ........................... 70
串行 接口 transmit 波形 .........................71
相等的 电路 为 包装 parasitic ................. 73
csp x16 包装 - 管脚 numbering (顶 视图).......... 75