初步的 Rev1.0Feb.2001
EM639165
17
写
之后 trcd 从 这 bank 触发, 一个 写 command
能 是 issued. 1st 输入 数据 是 设置 在 这 一样 循环 作 这
写. 下列的 (bl -1) 数据 是 写 在 这 内存,
当 这 burst 长度 是 bl. 这 开始 地址 是 指定
用 a0-a9,a11(x4), a0-9(x8), a0-8(x16) 和 这 地址
sequence 的 burst 数据 是 定义 用 这 burst 类型. 一个
写 command 将 是 应用 至 任何 起作用的 bank, 所以
这 行 precharge 时间 (trp) 能 是 hidden behind con-
tinuous 输入 数据 用 interleaving 这 多样的 banks. 从
这 last 输入 数据 至 这 前 command, 这 写 恢复
时间 (twr) 是 必需的. 当 a10 是 高 在 一个 写
command, 这 autoprecharge (writea) 是 执行. 任何
command (读, 写, 前, tbst, act) 至 这 一样
bank 是 inhibited till 这 内部的 precharge 是 完全. 这
内部的 precharge begins 在 twr 之后 这 last 输入 数据
循环. (需要 至 保持 tras 最小值.) 这 next act command
能 是 issued 之后 trp 从 这 内部的 precharge 定时.
CLK
Command
a0-9
A10
ba0,1
DQ
ACT
Xa
Xa
00
写
Y
1
00
Da0 Da1 Da2 Da3
tRCD
ACT
Xa
Xa
00
内部的 precharge 开始
A11
Xa Xa
Xa
Xa
CLK
Command
a0-9
A10
ba0,1
DQ
ACT
Xa
00
写
Y
00
写
Y
00
10
Da0
ACT
Xb
Xb
10
0
10
tRCD tRCD
前
Xa
A11
Xb 0Xa
0
00
前
0
Da1 Da2 Da3 Db0 Db1 Db2 Db3
tWR
tRP
写 和 自动-precharge (bl=4)
multi bank interleaving 写 (bl=4)
: 点此下载
