DS508PP5
版权 Cirrus 逻辑, 公司 2003
(所有 权利 保留)
7
EP7312
高-效能, 低-电源 系统 在 碎片
这 第二 是 这 可编程序的 16- 或者 32-位-宽
SDRAM 接口 那 准许 直接 连接 的 向上 至
二 banks 的 sdram, totaling 512 mb. 至 使确信 这
最低 可能 电源 消耗量, 这 EP7312
支持 自-refresh sdrams, 这个 是 放置 在 一个
低-电源 状态 用 这 设备 当 它 enters 这 低-
电源 备用物品 状态. Table 3 显示 这 SDRAM
接口 管脚 assignments.
便条: 1. 管脚 a[27:13] 编排 至 dra[0:14] 各自.
(i.e. a[27}/dra[0}, a[26}/dra[1], 等.) 这个 是 至
balance 这 加载 为 大 记忆 系统.
2. 管脚 是 多路复用. 看 Table19onpage11为
更多 信息.
数字的 音频的 能力
这 EP7312 使用 它的 powerful 32-位 RISC 处理
engine 至 执行 音频的 decompression algorithms 在
软件. 这 nature 的 这 在-板 RISC 处理器, 和
这 有效性 的 效率高的 c-compilers 和 其它
软件 开发 tools, 确保 那 一个 宽 范围 的
音频的 decompression algorithms 能 容易地 是 ported 至
和 run 在 这 EP7312
普遍的 异步的
接受者/传输者 (uarts)
这 EP7312 包含 二 16550-类型 UARTs 为 rs-232
串行 communications, 两个都 的 这个 有 二 16-字节
FIFOs 为 接到 和 transmitting 数据. 这 UARTs
支持 位 比率 向上 至 115.2 kbps. 一个 IrDA SIR 协议
encoder/解码器 能 是 optionally 切换 在 这
rx/tx 信号 至/从 UART 1 至 使能 这些 信号
至 驱动 一个 infrared 交流 接口 直接地.
Table 4 显示 这 UART 管脚 assignments.
数字的 音频的 接口 (dai)
这 EP7312 integrates 一个 接口 至 使能 一个 直接
连接 至 许多 低 费用, 低 电源, 高 质量
音频的 转换器. 在 particular, 这 DAI 能 直接地
接口 和 这 结晶
‚
cs43l41/42/43 低-电源
音频的 DACs 和 这 结晶
‚
CS53L32 低-电源 模数转换器.
一些 的 这些 设备 特性 数字的 bass 和 treble
boost, 数字的 容积 控制 和 compressor-limiter
功能. Table 5 显示 这 DAI 接口 管脚
assignments.
便条: 看 Table18onpage11为 信息 在 管脚
multiplexes.
表格 3. sdram 接口 管脚 assignments
管脚 mnemonic i/o 管脚 描述
SDCLK O sdram 时钟 输出
SDCKE O sdram 时钟 使能 输出
nsdcs[1:0] O sdram 碎片 选择 输出
写/nsdras (便条 2) O sdram ras 信号 输出
nmoe/nsdcas (便条 2) O sdram cas 控制 信号
nmwe/nsdwe (便条 2) O
sdram 写 使能 控制
信号
a[27:15]/dra[0:12] (便条 1) O sdram 地址
a[14:13]/dra[12:14] O sdram 内部的 bank 选择
pd[7:6]/sdqm[1:0] (便条 2) i/o sdram 字节 lane 掩饰
sdqm[3:2] O sdram 字节 lane 掩饰
d[31:0] i/o 数据 i/o
表格 4. 普遍的 异步的 接受者/传输者 管脚
Assignments
管脚 mnemonic i/o 管脚 描述
TXD[1] O uart 1 transmit
RXD[1] I uart 1 receive
CTS I uart 1 clear 至 send
DCD I uart 1 数据 运输车 发现
DSR I uart 1 数据 set 准备好
TXD[2] O uart 2 transmit
RXD[2] I uart 2 receive
LEDDRV O infrared led 驱动 输出
PHDIN I photo 二极管 输入
表格 5. dai 接口 管脚 assignments
管脚 mnemonic i/o 管脚 描述
SCLK O 串行 位 时钟
SDOUT O 串行 数据 输出
SDIN I 串行 数据 在
LRCK O 样本 时钟
MCLKIN I 主控 时钟 输入
MCLKOUT O 主控 时钟 输出
: 点此下载
