altera 公司 15
flex 10k embedded 可编程序的 逻辑 家族 数据 薄板
这 可编程序的 flipflop 在 这 le 能 是 配置 为 d, t, jk, 或者 sr
运作. 这 时钟, clear, 和 preset 控制 信号 在 这 flipflop 能
是 驱动 用 global 信号, 一般-目的 i/o 管脚, 或者 任何 内部的
逻辑. 为 combinatorial 功能, 这 flipflop 是 绕过 和 这 输出
的 这 lut 驱动 这 输出 的 这 le.
这 le 有 二 输出 那 驱动 这 interconnect; 一个 驱动 这 local
interconnect 和 这 其它 驱动 也 这 行 或者 column fasttrack
interconnect. 这 二 输出 能 是 控制 independently. 为
例子, 这 lut 能 驱动 一个 输出 当 这 寄存器 驱动 这 其它
输出. 这个 特性, called 寄存器 包装, 能 改进 le utilization
因为 这 寄存器 和 这 lut 能 是 使用 为 unrelated 功能.
这 flex 10k architecture 提供 二 类型 的 专心致志的 高-速
数据 paths 那 连接 调整 les 没有 使用 local interconnect
paths: carry chains 和 cascade chains. 这 carry chain 支持 高-
速 counters 和 adders; 这 cascade chain 实现 宽-输入
功能 和 最小 延迟. carry 和 cascade chains 连接 所有 les
在 一个 lab 和 所有 labs 在 这 一样 行. intensive 使用 的 carry 和
cascade chains 能 减少 routing flexibility. 因此, 这 使用 的 这些
chains 应当 是 限制 至 速-核心的 portions 的 一个 设计.
carry chain
这 carry chain 提供 一个 非常 快 (作 低 作 0.2 ns) carry-向前
函数 在 les. 这 carry-在 信号 从 一个 更小的-顺序 位 驱动
向前 在 这 高等级的-顺序 位 通过 这 carry chain, 和 feeds 在 两个都
这 lut 和 这 next portion 的 这 carry chain. 这个 特性 准许 这
flex 10k architecture 至 执行 高-速 counters, adders, 和
comparators 的 arbitrary 宽度 efficiently. carry chain 逻辑 能 是
创建 automatically 用 这 quartus 和 max+plus ii compilers
在 设计 处理, 或者 manually 用 这 设计者 在 设计
entry. parameterized 功能 此类 作 lpm 和 designware 功能
automatically 引领 有利因素 的 carry chains.
carry chains 变长 比 第八 les 是 automatically 执行 用
linking labs 一起. 为 增强 fitting, 一个 长 carry chain skips
alternate labs 在 一个 行. 一个 carry chain 变长 比 一个 lab skips 也
从 甚至-numbered lab 至 甚至-numbered lab, 或者 从 odd-
numbered lab 至 odd-numbered lab. 为 例子, 这 last le 的 这
第一 lab 在 一个 行 carries 至 这 第一 le 的 这 第三 lab 在 这 行. 这
carry chain 做 不 交叉 这 eab 在 这 middle 的 这 行. 为 instance,
在 这 epf10k50 设备, 这 carry chain stops 在 这 eighteenth lab 和 一个
新 一个 begins 在 这 nineteenth lab.
: 点此下载
