altera 公司 17
flex 10k embedded 可编程序的 逻辑 家族 数据 薄板
cascade chain
和 这 cascade chain, 这 flex 10k architecture 能 执行
功能 那 有 一个 非常 宽 风扇-在. 调整 luts 能 是 使用 至
计算 portions 的 这 函数 在 并行的; 这 cascade chain serially
connects 这 intermediate 值. 这 cascade chain 能 使用 一个 logical
和
或者 logical
或者
(通过 de morgan’s 倒置) 至 连接 这 输出 的
调整 les. 各自 额外的 le 提供 四 更多 输入 至 这
有效的 宽度 的 一个 函数, 和 一个 延迟 作 低 作 0.7ns 每 le. cascade
chain 逻辑 能 是 创建 automatically 用 这 max+plus ii compiler
在 设计 处理, 或者 manually 用 这 设计者 在 设计
entry.
cascade chains 变长 比 第八 位 是 执行 automatically 用
linking 一些 labs 一起. 为 easier routing, 一个 长 cascade chain
skips 每 其它 lab 在 一个 行. 一个 cascade chain 变长 比 一个 lab
skips 也 从 甚至-numbered lab 至 甚至-numbered lab, 或者 从
odd-numbered lab 至 odd-numbered lab (e.g., 这 last le 的 这 第一
lab 在 一个 行 cascades 至 这 第一 le 的 这 第三 lab). 这 cascade chain
做 不 交叉 这 中心 的 这 行 (e.g., 在 这 epf10k50 设备, 这
cascade chain stops 在 这 eighteenth lab 和 一个 新 一个 begins 在 这
nineteenth lab). 这个 破裂 是 预定的 至 这 eab’s placement 在 这 middle
的 这 行.
图示 8显示 如何 这 cascade 函数 能 连接 调整 les 至 表格
功能 和 一个 宽 风扇-在. 这些 examples 显示 功能 的 4
n
变量 执行 和
n
les. 这 le 延迟 是 作 低 作 1.6 ns; 这
cascade chain 延迟 是 作 低 作 0.7 ns. 和 这 cascade chain, 3.7 ns 是
需要 至 decode 一个 16-位 地址.
图示 8. cascade chain 运作
LE1
LUT
LE2
LUT
d[3..0]
d[7..4]
d[(4
n
-1)..(4
n
-4)]
d[3..0]
d[7..4]
d[(4
n
-1)..(4
n
-4)]
LE
n
LE1
LE2
LE
n
LUT
LUT
LUT
LUT
和 cascade chain 或者 cascade chain