altera 公司 27
最大值 7000 可编程序的 逻辑 设备 家族 数据 薄板
图示 13. 切换 波形
combinatorial 模式
输入 管脚
i/o 管脚
pia 延迟
shared expander
延迟
逻辑 排列
输入
并行的 expander
延迟
逻辑 排列
输出
输出 管脚
t
在
t
LAC
, t
LAD
t
PIA
t
OD
t
PEXP
t
IO
t
SEXP
t
COMB
global 时钟 模式
Global
时钟 管脚
global 时钟
在 寄存器
数据 或者 使能
(逻辑 排列 输出)
t
F
t
CH
t
CL
t
R
t
在
t
GLOB
t
SU
t
H
排列 时钟 模式
输入 或者 i/o 管脚
时钟 在 pia
时钟 在
逻辑 排列
时钟 在
寄存器
数据 从
逻辑 排列
寄存器 至 pia
至 逻辑 排列
寄存器 输出
至 管脚
t
F
t
R
t
ACH
t
ACL
t
SU
t
在
t
IO
t
RD
t
PIA
t
CLR
, t
前
t
H
t
PIA
t
IC
t
PIA
t
OD
t
OD
t
R
&放大; t
F
< 3 ns.
输入 是 驱动 在 3 v
为 一个 逻辑 高 和 0 v
为 一个 逻辑 低. 所有 定时
特性 是
量过的 在 1.5 v.