15
µ
pd70208h, 70216h
数据 薄板 u13225ej4v0ds00
1. 管脚 功能
1.1 列表 的 管脚 功能
管脚 名字 输入/输出 函数
ad0 至 ad15
便条 1, 3
3-状态 i/o 时间-分隔 地址/数据 总线
ad0 至 ad7
便条 2, 3
3-状态 i/o 时间-分隔 地址/数据 总线
a8 至 a15
便条 2, 3
3-状态 输出 地址 总线
a16/ps0 至 a19/ps3
便条 3
3-状态 输出 时间-分隔 地址/处理器 状态
REFRQ 输出 refresh 要求
HLDRQ 输入 总线 支撑 要求
HLDAK 输出 总线 支撑 acknowledge
重置 输入 重置
RESOUT 输出 系统 重置 输出
准备好 输入 总线 循环 终止
NMI 输入 非-maskable 中断
MRD
便条 3
3-状态 输出 记忆 读 strobe
MWR
便条 3
3-状态 输出 记忆 读 strobe
IORD
便条 3
3-状态 输出 i/o 读 strobe
IOWR
便条 3
3-状态 输出 i/o 写 strobe
ASTB 输出 地址 strobe
UBE
便条 1, 3
3-状态 输出 数据 总线 upper 字节 使能
高
便条 2
3-状态 输出 高 水平的 输出
BUSLOCK
便条 3
3-状态 输出 总线 锁
POLL 输入 floating-要点 运作 处理器 polling
bufr/w
便条 3
3-状态 输出 缓存区 读/写
BUFEN
便条 3
3-状态 输出 缓存区 使能
X1 输入 结晶/外部 时钟
X2 —
CLKOUT 输出 时钟 输出
bs0 至 bs2
便条 3
3-状态 输出 总线 状态
qs0, qs1 输出 queue 状态
TOUT2 输出 计时器 2 输出
TCTL2 输入 计时器 2 控制
TCLK 输入 计时器 时钟
intp1 至 intp7 输入 maskable 中断
intak/srdy/tout1 输出 中断 acknowledge/串行 reception 准备好/计时器 1 输出
注释 1.
v50hl 仅有的
2.
v40hl 仅有的
3.
这些 管脚 是 提供 和 一个 获得. 因此, 当 它们 go 在 一个 高-阻抗 状态, 它们 支撑
这 状态 在之前 这 高-阻抗 状态 直到 驱动 用 一个 外部 设备. 它 是 不 需要 至 拉
向上 或者 向下 这 数据 总线. 至 invert 这 水平的 的 这 管脚 那 变得 在 一个 高-阻抗 状态 用 一个
外部 设备, 一个 驱动 电流 高等级的 比 这 获得 invert 电流 (i
ILH
, i
ILL
) 是 需要.
: 点此下载
