rev. d
–19–
ref19x 序列
一个 负的 精确 涉及 没有 精确 电阻器
在 许多 电流-输出 cmos dac 产品, 在哪里 这
输出 信号 电压 必须 是 的 这 一样 极性 作 这
涉及 电压, 它 是 常常 必需的 至 reconfigure 一个 cur-
rent-switching dac 在 一个 电压-切换 dac 通过 这
使用 的 一个 1.25 v 涉及, 一个 运算 放大 和 一个 一双 的 电阻器.
使用 一个 电流-切换 dac 直接地 需要 一个 额外的
运算的 放大器 在 这 输出 至 reinvert 这 信号. 一个
负的 电压 涉及 是 然后 desirable 从 这 要点 那
一个 额外的 运算的 放大器 是 不 必需的 为 也
reinversion (电流-切换 模式) 或者 放大器 (电压
切换 模式) 的 这 dac 输出 电压. 在 一般, 任何
积极的 电压 涉及 能 是 转变 在 一个 负的 volt-
age 涉及 通过 这 使用 的 一个 运算的 放大器 和 一个
一双 的 matched 电阻器 在 一个 反相的 配置. 这
disadvantage 至 那 approach 是 那 这 largest 单独的 源 的
错误 在 这 电路 是 这 相关的 相一致 的 这 电阻器 使用.
这 电路 illustrated 在 图示 18 避免 这 需要 为 tightly
matched 电阻器 和 这 使用 的 一个 起作用的 积分器 电路. 在
这个 电路, 这 输出 的 这 电压 涉及 提供 这
输入 驱动 为 这 积分器. 这 积分器, 至 维持 cir-
cuit equilibrium, adjusts 它的 输出 至 establish 这 恰当的 rela-
tionship在 这 涉及’s v
输出
和 地. 因此, 任何
desired 负的 输出 电压 能 是 选择 用 simply sub-
stituting 为 这 适合的 涉及 ic. 这 睡眠 特性 是
maintained 在 这 电路 和 这 简单的 增加 的 一个 pnp
晶体管 和 一个 10 k
Ω
电阻. 一个 caveat 和 这个 approach
应当 是 提到: 虽然 栏杆-至-栏杆 输出 放大器
工作 最好的 在 这 应用, 这些 运算的 放大器 需要
一个 finite 数量 (mv) 的 头上空间 当 必需的 至 提供
任何 加载 电流. 这 选择 为 这 电路’s 负的 供应
应当 引领 这个 公布 在 账户.
A1
+5V
–5V
100
1
F
1k
1
F
–V
REF
100k
REF19x
V
在
地
V
REF
睡眠
10k
睡眠
ttl/cmos
a1 = 1/2 op295,
1/2 op291
V
在
10k
2N3906
图示 18. 一个 负的 精确 电压 涉及
使用 非 精确 电阻器
stacking 涉及 ics 为 arbitrary 输出
一些 产品 将 需要 二 涉及 电压 来源
那 是 一个 联合的 总 的 标准 输出. 这 电路 的
图示 19 显示 如何 这个 “stacked output” 涉及 能 是
执行.
U2
REF19x
(看 表格)
R1
3.9k
(看 text)
C1
0.1
F
+V
S
V
S
> v
OUT2
+0.15v
V
在
一般
V
输出
一般
输出 表格
u1/u2
ref192/ref192
ref192/ref194
ref192/ref195
V
OUT1
(v)
2.5
2.5
2.5
V
OUT2
(v)
5.0
7.0
7.5
+V
OUT2
V
O
(u2)
C2
1
F
C3
0.1
F
+V
OUT1
V
O
(u1)
C4
1
F
U1
REF19x
(看 表格)
图示 19. stacking 电压 references 和 这 ref19x
二 涉及 ics 是 使用, 喂养 从 一个 一般 无秩序的
输入, v
S
. 这 输出 的 这 单独的 ics 是 simply con-
nected 在 序列 作 显示, 这个 提供 二 输出 电压,
V
OUT1
和 v
OUT2
. v
OUT1
是 这 终端 电压 的 u1, 当
V
OUT2
是 这 总 的 这个 电压 和 这 终端 电压 的 u2.
u1 和 u2 是 simply 选择 为 这 二 电压 那 供应
这 必需的 输出 (看 表格). 如果, 为 例子, 两个都 u1 和
u2 是 ref192s, 这 二 输出 是 2.5 v 和 5.0 v.
当 这个 concept 是 简单的, 一些 cautions 是 在 顺序. 自从
这 更小的 涉及 电路 必须 下沉 一个 小 偏差 电流 从
u2 (50
µ
A–100
µ
一个), 加 这 根基 电流 从 这 序列 pnp
输出 晶体管 在 u2, 也 这 外部 加载 的 u1 或者 r1
必须 提供 一个 path 为 这个 电流. 如果 这 u1 最小 加载 是
不 好 定义, 电阻 r1 应当 是 使用, 设置 至 一个 值 那
将 conservatively 通过 600
µ
一个 的 电流 和 这 适用
V
OUT1
横过 它. 便条 那 这 二 u1 和 u2 涉及 电路
是 locally treated 作 macrocells, 各自 having 它的 自己的 bypasses 在
输入 和 输出 为 最好的 稳固. 两个都 u1 和 u2 在 这个
电路 能 源 直流 电流 向上 至 它们的 全部 比率. 这 迷你-
mum 输入 电压, v
S
, 是 决定 用 这 总 的 这 输出-
puts, v
OUT2
, 加 这 落后 电压 的 u2.
一个 related 变化 在 stacking 二 三-终端 references 是
显示 在 图示 19, 在哪里 u1, 一个 ref192, 是 stacked 和 一个
二-终端 涉及 二极管 此类 作 这 ad589. 像 这
三-终端 stacked 涉及 在之上, 这个 电路 提供 二
输出, v
OUT1
和 v
OUT2
, 这个 是 这 单独的 终端
电压 的 d1 和 u1 各自. here 这个 是 1.235 和 2.5,
这个 提供 一个 v
OUT2
的 3.735 v. 当 使用 二-终端
涉及 二极管 此类 作 d1, 这 评估 最小 和 最大
设备 电流 必须 是 observed 和 这 最大 加载 cur-
rent 从 v
OUT1
能 是 非 更好 比 这 电流 设置 向上 用 r1
和 v
o(u1)
. 在 这 情况 和 v
o(u1)
equal 至 2.5 v, r1 提供
一个 500
µ
一个 偏差 至 d1, 所以 这 最大 加载 电流 有 在
V
OUT1
是 450
µ
一个 或者 较少.
: 点此下载
