tms320c240, tms320f240
dsp 控制者
sprs042d – october 1996 – 修订 十一月 1998
21
邮递 办公室 盒 1443
•
houston, 德州 77251–1443
硬件-发生 中断 (持续)
dsp 核心
5
INTC INTB INTA
地址
线条 5–1
INT6 INT5 INT4 INT3 INT2 INT1 NMI
地址
线条 5–1
系统 单元 事件 manager
IACK
INT6 INT5 INT4 INT3 INT2 INT1 NMIIACK
NC NC NC
图示 5. dsp 中断 结构
在 这 水平的 的 这 系统 单元 和 这 事件 manager, 各自 的 这 maskable 中断 线条 (int1–int6) 是
连接 至 多样的 maskable 中断 来源. 来源 连接 至 中断 线条 int1 是 called 水平的 1
中断; 来源 连接 至 中断 线条 int2 是 called 水平的 2 中断; 和 所以 在. 为 各自 中断
线条, 这 多样的 来源 也 有 一个 设置 priority ranking. 这 源 和 这 最高的 priority 有 它的 中断
要求 responded 至 用 这 dsp 核心 第一.
图示 6 显示 这 来源 和 priority ranking 为 这 中断 控制 用 这 系统 单元. 为 各自
中断 chain, 这 中断 源 的 最高的 priority 是 在 这 顶. priority 减少 从 这 顶 的 这 chain
至 这 bottom. 图示 7 显示 这 中断 来源 和 priority ranking 为 这 事件 manager 中断.