28f004/400b3, 28f008/800b3, 28f016/160b3, 28f320b3, 28f640b3
17
3.6.1 rp# 连接 至 系统 重置
这 使用 的 rp# 在 系统 重置 是 重要的 和 automated 程序/擦掉 设备 自从 这
系统 expects 至 读 从 这 flash 记忆 当 它 comes 输出 的 重置. 如果 一个 cpu 重置 occurs
没有 一个 flash 记忆 重置, 恰当的 cpu initialization 将 不 出现 因为 这 flash 记忆
将 是 供应 状态 信息 instead 的 排列 数据. intel 推荐 连接 rp# 至 这
系统 cpu reset# 信号 至 准许 恰当的 cpu/flash initialization 下列的 系统 重置.
系统 designers 必须 守卫 相反 spurious 写 当 v
CC
电压 是 在之上 v
LKO
. 自从
两个都 we# 和 ce# 必须 是 低 为 一个 command 写, 驱动 也 信号 至 v
IH
将
inhibit
写 至 这 设备. 这 cui architecture 提供 额外的 保护 自从 改变 的
记忆 内容 能 仅有的 出现 之后 successful completion 的 这 二-步伐 command sequences.
这 设备 是 也 无能 直到 rp# 是 brought 至 v
IH
, regardless 的 这 状态 的 它的 控制 输入.
用 支持 这 设备 在 重置 (rp# 连接 至 系统 powergood) 在 电源-向上/向下,
invalid 总线 情况 在 电源-向上 能 是 masked, 供应 还 另一 水平的 的 记忆
保护.
3.6.2 V
CC
, v
PP
和 rp# transitions
这 cui latches commands 作 issued 用
系统 软件 和 是 不 改变 用 v
PP
或者 ce#
transitions 或者 wsm actions. 它的 default 状态 在之上 电源-向上, 之后 exit 从 重置 模式 或者 之后
V
CC
transitions 在之上 v
LKO
(lockout 电压), 是 读 排列 模式.
之后 任何 程序 或者 块 擦掉 运作 是 完全 (甚至 之后 v
PP
transitions 向下 至
V
PPLK
), 这 cui 必须 是 重置 至 读 排列 模式 通过 这 读 排列 command 如果 进入 至 这
flash 记忆 排列 是 desired.
3.7 电源 供应 解耦
flash 记忆’s 电源 切换 特性 需要 细致的 设备 解耦. 系统
designers 应当 考虑 三 供应 电流 issues:
1. 备用物品 电流 水平 (i
CCS
)
2. 读 电流 水平 (i
CCR
)
3. 瞬时 顶峰 生产 用 下落 和 rising edges 的 ce#.
瞬时 电流 magnitudes 取决于 在 这 设备 输出’ 电容的 和 inductive 加载.
二-线条 控制 和 恰当的 解耦 电容 选择 将 压制 这些 瞬时 电压
顶峰. 各自 flash 设备 应当 有 一个 0.1 µf 陶瓷的 电容 连接 在 各自 v
CC
和
地, 和 在 它的 v
PP
和 地. 这些 高-频率, 本质上 低-电感 电容
应当 是 放置 作 关闭 作 可能 至 这 包装 leads.
: 点此下载
