january 1995 13
飞利浦 半导体 产品 规格
256-位, 1-位 每 文字 随机的 进入 memories
HEF4720B
HEF4720V
记忆 保持
它 是 sometimes 需要 至 确保 那 这 信息
贮存 在 这 记忆 不能 是 erased 无意地. 这个
能 是 arranged 用 adding 发现 电路, 用 measures
在 这 定时, 和 用 这 增加 的 一个 电池. 和 这
hef4720b; v, 记忆 保持 是 非常 容易地 得到
因为 它的 电流 流 在 这 保卫-用 情况 是
almost 零. 这 宽 供应 电压 范围 制造 它
可能 至 保持 这 记忆 起作用的 用 意思 的 一个 简单的
电池, 因此 阻止 信息 丧失.
在 designing 这 记忆 保持 电路, 二 aspects
应当 是 保持 在 mind. 这 记忆 保持 将 不
函数 在 一个 最佳的 方法 如果 这 电池 电压 是 低 或者
如果 这 电压 transitions 在 这 地址 输入 是 too 慢.
这 第一 的 这些 是 通常地 这 结果 的 使用 too 简单的 一个
电池 后面的-向上 电路, e.g. 一个 电池 charged 通过 一个 二极管
从 这 ttl 供应 电压. 在 这个 情况, 这 locmos
供应 电压 falls 在下 这 safe 运行 电压.
特定的 arrangements 应当 是 制造 至 克服 这个.
慢 地址 transitions (这 第二 导致 的 记忆
丧失) 是 预定的 至 一个 长 rc-时间 在 这 电源 系统. 当
这 电源 是 切换 在 或者 止, 这 5 v 线条 改变
在 0 和 5 v 在 milliseconds 至 秒 所以
producing 一个 correspondingly 长 转变 时间 在 这
各种各样的 逻辑 输出. 这个 creates 问题 在 这 恰当的
运作 的 这 hef4720b; v, 和 丧失 的 记忆 作 一个
可能 结果. 这个 能 是 阻止 用 ensuring 那
输入 上升 和 下降 时间 做 不 超过 10
µ
s.
三 possibilities 为 controlling 这 上升 和 下降 时间 在
这 hef4720b; v 接口 是 给 here:
1. locmos 门 能 是 连接 在 这
地址 获得 和 这 hef4720b; v (图.9). 在 这
事件 的 一个 低 电压, 或者 mains 供应 失败, 这
门 能 是 blocked 用 一个 信号 从 这 记忆
保持 逻辑 因此 isolating 这 hef4720b; v 从
这 地址 和
CS 输入.
2. 这 接口 电源 供应 能 是 separated 从 这
ttl 电源 供应 用 意思 的 一个 低-值 电阻
(图.10); 一个 thyristor 是 连接 从 这 接口
电源 供应 至 earth. 这 系统 是 arranged 所以 那,
在之上 切换 止 或者 失败 的 这 接口 供应, 这
thyristor 转变 在 因此 ensuring 一个 迅速 下降 的 这
供应 电压.
3. 这 最好的 解决方案 是 至 选择 这 接口 电路 从
这 locmos 家族 和 至 喂养 所有 这些 电路 从
这 电池 (图.11). 这些 stages 然后 仍然是 起作用的
当 这 ttl 5 v 供应 失败. 这 接口 电路
是 mostly 仅有的 起作用的 在 一个 时钟 脉冲波, 有 这
possibility 的 正在 inactive 在 一个 门 水平的, 或者 能 是
强迫 在 一个 位置.
: 点此下载
