rev. 0 | 页 12 的 56 | march 2004
adsp-bf531/adsp-bf532/adsp-bf533
作 这 rtc, 将 安静的 是 运动 但是 将 不 是 能 至 进入
内部的 resources 或者 外部记忆. 这个 powered-向下
模式 能 仅有的 是 exited 用 assertion 的 这 重置 中断
(重置
) 或者 用 一个 异步的 中断 发生 用 这
rtc. 当 在 深的 睡眠 模式, 一个 rtc 异步的 inter-
rupt 导致 这 处理器 至 transition 至 这 起作用的 模式.
assertion 的 重置
当 在 深的 睡眠 模式 导致 这 pro-
cessor 至 转变 至 这 全部-在 模式.
电源 savings
作 显示 在表格 5, 这 adsp-bf531/2/3 处理器 支持
三 不同的 电源 domains. 这 使用 的 多样的 电源
domains maximizes flexibility, 当 维持 遵从
和 工业 standards 和 conventions. 用 isolating 这 inter-
nal 逻辑 的 这 adsp-bf531/2/3处理器 在 它的 自己的 电源
domain, 独立的 从 这 rtc 和 其它 i/o, 这 处理器
能 引领 有利因素 的 动态 电源 管理, 没有
影响 这 rtc 或者 其它 i/o devices. 那里 是 非 sequencing
(所需的)东西 为 这 各种各样的 电源 domains.
这 电源 dissipated 用 一个 处理器 是 largely 一个 函数 的 这
时钟 频率 的 这 处理器和 这 正方形的 的 这 运行
电压. 为 例子, 减少 这 时钟 频率 用 25%
结果 在 一个 25% 减少 在 动态 电源 消耗, 当
减少 这 电压 用 25% reduces 动态 电源 消耗
用 更多 比 40%. 更远, these 电源 savings 是 additive, 在
那 如果 这 时钟 频率 和 供应 电压 是 两个都 减少,
这 电源 savings 能 是 dramatic.
这 动态 电源 管理 特性 的 这 adsp-
bf531/2/3 处理器 准许 两个都这 处理器’s 输入 电压
(v
DDINT
) 和 时钟 频率 (f
CCLK
) 至 是 dynamically
控制.
这 savings 在 电源 消耗 能 是 modeled 使用 这
电源 savings 因素 和 % 电源 savings calculations.
这 电源 savings 因素 是 计算 作:
在哪里 这 变量 在 这 equations 是:
•f
CCLKNOM
是 这 名义上的 核心 时钟 频率
•f
CCLKRED
是 这 减少 核心 时钟 频率
•V
DDINTNOM
是 这 名义上的 内部的 供应 电压
•V
DDINTRED
是 这 减少 内部的 供应 电压
•T
NOM
是 这 持续时间 运动 在 f
CCLKNOM
•T
RED
是 这 持续时间 运动 在 f
CCLKRED
这 百分比 电源 savings 是 计算 作:
电压 规章制度
这 blackfin 处理器 提供一个 在-碎片 电压 调整器
那 能 发生 处理器 核心 电压 水平 0.85v(-5% /
+10%) 至 1.2v(-5% / +10%) 从一个 外部 2.25 v 至 3.6 V
供应.图示 7显示 这 典型 外部 组件
必需的 至 完全 这 电源 管理 系统.
*
这 regu-
lator 控制 这 内部的 逻辑 电压 水平 和 是
可编程序的 和 这 voltage 调整器 控制 寄存器
(vr_ctl) 在 increments 的 50 mv. 至 减少 备用物品 电源
消耗量, 这 内部的 电压 调整器 能 是 编写程序
至 除去 电源 至 这 处理器 核心 当 keeping i/o 电源
(v
DDEXT
) 有提供的. 当 在 hibernation, v
DDEXT
能 安静的 是
应用, eliminating 这 需要 为 外部 缓存区. 这 电压
调整器 能 是 使活动 从 这个 电源-向下 状态 也
通过 一个 rtc wakeup或者 用 asserting 重置
, 这个 将 然后
initiate 一个 激励 sequence. 这 调整器 能 也 是 无能 和
绕过 在 这 用户’s discretion.
时钟 信号
这 adsp-bf531/2/3 处理器 能 是 clocked 用 一个 外部
结晶, 一个 sine 波 输入, 或者一个 缓冲, shaped 时钟 获得
从 一个 外部 时钟 振荡器.
如果 一个 外部 时钟 是 使用, 它 应当 是 一个 ttl 兼容 信号
和 必须 不 是 halted, changed, 或者 运作 在下 这 speci-
fied 频率 在 正常的 运作. 这个 信号 是
连接 至 这 处理器’s clkin 管脚. 当 一个 外部
时钟 是 使用, 这 xtal 管脚 必须 是 left unconnected.
表格 5. 电源 domains
电源 domain vdd 范围
所有 内部的 逻辑, 除了 rtc V
DDINT
rtc 内部的 逻辑 和 结晶 i/o V
DDRTC
所有 其它 i/o V
DDEXT
电源 savings 因素
f
CCLKRED
f
CCLKNOM
---------------------
V
DDINTRED
V
DDINTNOM
--------------------------
2
×
T
RED
T
NOM
-------------
×
=
*
看 ee-228: 切换 调整器 design 仔细考虑为 adsp-bf533
blackfin processors.
图示 7. 电压 调整器 电路
% 电源 savings
1
电源 savings 因素
–
()
100%
×
=
V
DDEXT
V
DDINT
VR
输出
1-0
外部 组件
2.25v 至 3.6v
输入 电压
范围
NDS8434
ZHCS1000
100 µF
1µF
10 µH
0.1 µF
便条: VR
输出
1-0shouldbetiedtogetherexternally
和 设计者 应当 降低 查出 长度 至 nds8434.
100 µF
: 点此下载
