adsp-bf535
–10– rev. 一个
•
framing—each transmit 和 receive 端口 能 run 和 或者
没有 框架 同步 信号为 各自 数据-文字. 框架
同步 信号 能 是 发生 内部 或者 externally,
起作用的 高 或者 低, 和 也 的 二 脉冲波 widths 和
early 或者 late 框架 同步.
•
companding 在 hardware—each sport 能 执行
一个-law 或者 µ-law companding符合 至 itu recommen-
dation g.711. companding能 是 选择 在 这
transmit 和/或者 receive channel 的 这 sport 没有
额外的 latencies.
•
dma 行动 和 单独的-循环 overhead—each
sport 能 automatically receive 和 transmit 多样的
缓存区 的 记忆 数据. 这 blackfin 处理器 能 link
或者 chain sequences 的 dma transfers 在 一个 sport
和 记忆. 这 chaineddma 能 是 dynamically
allocated 和 updated 通过 这 descriptor blocks 那
设置 向上 这 chain.
•
interrupts—each transmit 和receive 端口 发生 一个
中断 在之上 完成 这 转移 的 一个 数据-文字 或者
之后 transferring 一个 全部 数据 缓存区 或者 缓存区 通过
这 dma.
•
multichannel capability—each sport 支持 128
途径 和 是 compatible 和 这 h.100, h.110,
mvip-90, 和 hmvip standards.
串行 附带的 接口 (spi) 端口
这 adsp-bf535 blackfin processor 有 二 spi 兼容
端口 那 使能 这 处理器至 communicate 和 多样的
spi 兼容 设备.
这 spi 接口 使用 三 管脚 为 transferring 数据: 二 数据
管脚 (主控 输出-从动装置 输入, mosix, 和 主控 input-
从动装置 输出, misox) 和 一个 时钟 管脚 (串行 时钟, sckx).
二 spi 碎片 选择 输入 管脚 (
SPISSx
) let 其它 spi 设备
选择 这 处理器, 和 fourteen spi 碎片 选择 输出 管脚
(spixsel7–1) let 这 处理器 select 其它 spi 设备. 这 spi
选择 管脚 是 reconfigured programmable 标记 管脚. 使用 这些
管脚, 这 spi 端口 提供 一个 全部duplex, 同步的 串行 inter-
面向, 这个 支持 两个都 主控 和 从动装置 模式 和
multimaster 环境.
各自 spi 端口’s 波特 比率 和 时钟 阶段/polarities 是 程序-
mable (看图示 4), 和 各自 有 一个 整体的 dma
控制, configurable 至 support transmit 或者 receive 数据
streams. 这 spi’s dma 控制 能 仅有的 维护 unidirec-
tional accesses 在 任何 给 时间.
在 transfers, 这 spi 端口 同时发生地 transmit 和
receive 用 serially shifting 数据 在 和 输出 在 二 串行 数据 线条.
这 串行 时钟 线条 synchronizes这 shifting 和 抽样 的
数据 在 这 二 串行 数据 线条.
在 主控 模式, 这 处理器执行 这 下列的 sequence
至 设置 向上 和 initiate spi transfers:
1. 使能 和 configures 这 spi 端口’s 运作 (数据
大小 和 转移 format).
2. 选择 这 目标 spi 从动装置和 一个 spixsely 输出 管脚
(reconfigured 可编程序的 标记 管脚).
3. 定义 一个 或者 更多 tcbs 在 这 处理器’s 记忆
空间 (optional 在 dma 模式 仅有的).
4. 使能 这 spi dma engine 和 specifies 转移
方向 (optional 在 dma 模式 仅有的).
5. 读 或者 写 这 spi 端口 receive 或者 transmit 数据
缓存区 (在 非-dma 模式 仅有的).
这 sckx 线条 发生 the 编写程序 时钟 脉冲
为 同时发生地 shifting 数据 输出 在 mosix 和
shifting 数据 在 在 misox. 在 这 dma 模式 仅有的,
transfers continue 直到 这 spi dma 文字 计数 transi-
tions 从 1 至 0.
在 从动装置 模式, 这 处理器 执行 这 下列的 sequence 至
设置 向上 这 spi 端口 至 receive 数据 从 一个 主控 传输者:
1. 使能 和 configures 这 spi 从动装置 端口 至 相一致 这
运作 参数 设置 向上 在 这 主控 (数据 大小 和
转移 format) spi 传输者.
2. 定义 和 发生 一个 receive tcb 在 这 处理器’s
记忆 空间 至 中断 在 这 终止 的 这 数据 转移
(optional 在 dma 模式 仅有的).
3. 使能 这 spi dma engine 为 一个 receive 进入
(optional 在 dma 模式 仅有的).
4. 开始 接到 数据 在 这 适合的 spi sckx edges
之后 接到 一个 spi碎片 选择 在 一个
SPISSx
输入 管脚
(reconfigured 可编程序的 标记 管脚) 从 一个 主控.
在 dma 模式 仅有的, reception 持续 直到 这 spi dma
文字 计数 transitions 从 1 至 0. 这 处理器 能 continue,
用 queuing 向上 这 next command tcb.
一个 从动装置 模式 transmit 运作 是 类似的, 除了 这 处理器
specifies 这 数据 缓存区 在 记忆 从 这个 至 transmit 数据,
发生 和 relinquishes 控制 的 这 transmit tcb, 和
begins filling 这 spi 端口’s 数据 缓存区. 如果 这 spi 控制 是
不 准备好 至 transmit, 它 能 transmit 一个 “zero” 文字.
uart port
这 adsp-bf535 blackfin 处理器 提供 二 全部-duplex
普遍的 异步的 接受者/传输者 (uart) 端口
(uart0 和 uart1) 全部地 兼容 和 pc-标准
uarts. 这 uart 端口 提供 一个 simplified uart 接口
至 其它 peripherals 或者 hosts, 支承的 全部-duplex, dma-sup-
ported, 异步的 transfers 的串行 数据. 各自 uart 端口
图示 4. spi 时钟 比率 计算
spi 时钟 比率
f
SCLK
2
SPIBAUD
×
-------------------------------------
=
: 点此下载
