–5–rev. 一个
adsp-bf535
这 l1 记忆 系统 是 这 primary 最高的 效能
记忆 有 至 这 blackfin处理器 核心. 这 l2 记忆
提供 额外的 capacity 和 slightly 更小的 效能.
lastly, 这 止-碎片 记忆系统, accessed 通过 这
外部 总线 接口 单位 (ebiu), 提供 expansion 和
sdram, flash 记忆, 和 sram,optionally accessing 更多
比 768m 字节 的 外部 物理的 记忆.
这 记忆 dma 控制 提供 高 带宽 数据-
movement 能力. 它 能 执行 块 transfers 的 代号 或者
数据 在 这 内部的 l1/l2 memories 和 这 外部
记忆 spaces (包含 pci 记忆 空间).
Internal (在-碎片) memory
这 adsp-bf535 blackfin processor 有 四 blocks 的 在-碎片
记忆 供应 高 带宽 进入 至 这 核心.
这 第一 是 这 l1 操作指南 记忆 consisting 的 16k 字节
的 4-方法 设置-associative cache 记忆. 在 增加, 这 记忆
将 是 配置 作 一个 sram.这个 记忆 是 accessed 在 全部
处理器 速.
这 第二 在-碎片 memory 块 是 这 l1 数据 记忆, con-
sisting 的 二 banks 的 16k 字节 各自. 各自 l1 数据 记忆
bank 能 是 配置 作 一个 方法 的 一个 2-方法 设置-associative
cache 或者 作 一个 sram, 和 是 一个ccessed 在 全部 速 用 这 核心.
这 第三 记忆 块 是 一个 4k 字节 scratch 垫子 内存 这个
runs 在 这 一样 速 作 这 l1 memories, 但是 是 仅有的 accessible
作 数据 sram (它 不能 是 configured 作 cache 记忆 和 是
不 accessible 通过 dma).
这 fourth 在-碎片 记忆 系统 是 这 l2 sram 记忆
排列 这个 提供 256k 字节 的 高 速 sram 在 这 全部
带宽 的 这 核心, 和 slightly 变长 latency 比 这 l1
记忆 banks. 这 l2 记忆 是 一个 unified 操作指南 和 数据
记忆 和 能 支撑 任何 mixture 的 代号 和 数据 必需的 用
这 系统 设计.
这 blackfin 处理器 核心 有 一个 专心致志的 低 latency 64-位
宽 datapath 端口 在 这 l2 sram 记忆.
外部 (止-碎片) 记忆
外部 记忆 是 accessed 通过 这 外部 总线 接口 单位
(ebiu). 这个 接口 提供一个 glueless 连接 至 向上 至
四 banks 的 同步的 dram (sdram) 作 好 作 向上 至
四 banks 的 异步的 memory 设备 包含 flash,
非易失存储器, 只读存储器, sram, 和 记忆-编排 i/o devices.
这 pc133 一致的 sdram controller 能 是 编写程序
至 接口 至 向上 至 四 banks 的 sdram, 和 各自 bank
containing 在 16m 字节 和 128m 字节 供应 进入
至 向上 至 512m 字节 的 sdram. 各自 bank 是 independently
可编程序的 和 是 相接的和 调整 banks regardless
的 这 sizes 的 这 不同的 banks或者 它们的 placement. 这个 准许
有伸缩性的 配置 和 upgrad能力 的 系统 记忆 当
准许 这 核心 至 视图 所有 sdram 作 一个 单独的, 相接的,
物理的 地址 空间.
这 异步的 记忆 控制 能 也 是 编写程序
至 控制 向上 至 四 banks 的 设备 和 非常 有伸缩性的 定时
参数 为 一个 宽 多样性 的 设备. 各自 bank occupies 一个
64 mbyte 段 regardless 的 这 大小 的 这 设备 使用 所以
那 这些 banks 将 仅有的 是 相接的 如果 全部地 populated 和
64M 字节 的 记忆.
PCI
这 pci 总线 定义 三 独立的 地址 spaces, 这个 是
accessed 通过 windows 在 这 adsp-bf535 blackfin
处理器 记忆 空间. these spaces 是 pci 记忆, pci
i/o, 和 pci 配置.
在 增加, 这 pci 接口 能 也 是 使用 作 一个 桥 从
这 处理器 核心 作 这 controlling cpu 在 这 系统, 或者 作 一个
host 端口 在哪里 另一 cpu 在这 系统 是 这 host 和 这
adsp-bf535 是 起作用 作 一个 intelligent i/o 设备 在 这
pci 总线.
当 这 adsp-bf535 blackfin 处理器 acts 作 这 系统
控制, 它 views 这 pci 地址ess spaces 通过 它的 编排
windows 和 能 initialize 所有 设备 在 这 系统 和 维持
一个 编排 的 这 topology 的 这 环境.
这 pci 记忆 区域 是 一个 4 gbyte 空间 那 呈现 在 这
pci 总线 和 能 是 使用 至 编排 记忆 i/o 设备 在 这 总线.
这 adsp-bf535 blackfin 处理器 使用 一个 128 mbyte window
在 记忆 空间 至 看 一个 portion 的 这 pci 记忆 空间. 一个
根基 地址 寄存器 是 提供 至 位置 这个 window
anywhere 在 这 4 gbyte pci memory 空间 当 它的 位置
和 遵守 至 这 processor 地址 仍然是 fixed.
这 pci i/o 区域 是 也 一个 4 gbyte 空间. 不管怎样, 大多数
系统 和 i/o 设备 仅有的 使用 一个 64 kbyte subset 的 这个 空间
为 i/o 编排 地址. 这 adsp-bf535 blackfin 处理器
实现 一个 64k 字节 window 在 这个 空间 along 和 一个 根基
地址 寄存器 这个 能 是 使用 至 位置 它 anywhere 在 这
pci i/o 地址 空间, 当 the window 仍然是 在 这 一样
地址 在 这 处理器's 地址 空间.
pci 配置 空间 是 一个 限制地址 空间, 这个 是 使用
为 系统 enumeration 和 initialization. 这个 地址 空间 是
一个 非常 低 效能 交流 模式 在 这
处理器 和 pci 设备. 这 adsp-bf535 blackfin
处理器 提供 一个 一个-值 window 至 进入 一个 单独的 数据
值 在 任何 地址 在 pci 配置 空间. 这个 window 是
fixed 和 receives 这 地址 的 这 值, 和 这 值 如果 这
运作 是 一个 写. 否则, 这 设备 returns 这 值 在
这 一样 地址 在 一个 读 运作.
i/o 记忆 空间
blackfin processors 做 不 定义 一个 独立的 i/o 空间. 所有
resources 是 编排 通过 the flat 32-位 地址 空间.
在-碎片 i/o 设备 有 它们的 控制 寄存器 编排 在
记忆-编排 寄存器 (mmrs) 在 地址 near 这 顶 的
这 4 gbyte 地址 空间. 这些是 separated 在 二 小
blocks, 一个 这个 包含 这 control mmrs 为 所有 核心 func-
tions, 和 这 其它 这个 包含 这 寄存器 需要 为 建制
和 控制 的 这 在-碎片 peripherals 外部 的 这 核心. 这
核心 mmrs 是 accessible 仅有的 用这 核心 和 仅有的 在 supervisor
模式 和 呈现 作 保留 空间 用 在-碎片 peripherals, 作
好 作 外部 设备 accessingresources 通过 这 pci 总线.
这 系统 mmrs 是 accessible 用这 核心 在 supervisor 模式
和 能 是 编排 作 也 visible 或者 保留 至 其它 设备,
取决于 在 这 系统 保护 模型 desired.
: 点此下载
