数据 薄板, rev. 3 fw802a 低-电源 phy
IEEE
1394a-2000
六月 2001 二-缆索 transceiver/arbiter 设备
agere 系统 公司 5
描述
(持续)
至 变为 起作用的 在 顺序 至 respond 至 这 事件 或者 至
notify 这 llc 的 这 事件 (e.g., 新当选的 偏差 或者 dis-
连接 是 发现 在 一个 suspended 端口, 一个 新
连接 是 发现 在 一个 nondisabled 端口, 等.).
这 sysclk 输出 将 变为 起作用的 (和 这 phy/
link 接口 将 是 initialized 和 变为 operative)
在里面 3 ms 之后 lps 是 asserted 高, 当 这
fw802a 是 在 这 低-电源 模式.
二 的 这 信号 是 使用 至 设置 向上 各种各样的 测试
情况 使用 在 制造. 这些 信号 (se
和 sm) 应当 是 连接 至 v
SS
为 正常的
运作.
5-5459.f (f)
图示 1. 块 图解
LINK
接口
i/o
RECEIVED
数据
解码器/
ARBITRATION
和
控制
RETIMER
状态
机器
逻辑
偏差
电压
和
电流
发生器
缆索 端口 1
振荡器,
pll 系统,
和
时钟
发生器
TRANSMIT
数据
ENCODER
缆索 端口 0
TPA0+
TPA0–
TPB0+
TPB0–
TPBIAS0
TPBIAS1
TPA1+
TPA1–
TPB1+
TPB1–
XI
XO
CPS
LPS
/iso
CNA
SYSCLK
LREQ
CTL0
CTL1
D0
D1
D2
D3
c/lkon
SE
SM
PD
/重置
结晶
D4
D5
D6
D7
PC0
PC1
PC2
R0
R1
: 点此下载
