88 agere 系统 公司
数据 薄板, rev. 3
六月 2001
二-缆索 transceiver/arbiter 设备
fw802a 低-电源 phy
IEEE
1394a-2000
信号 信息
(持续)
表格 1. 信号 描述
(持续)
管脚 信号
*
类型 名字/描述
16 LPS I
link 电源 状态.
lps 是 连接 至 也 这 v
DD
供应 这
llc 或者 至 一个 搏动 输出 那 是 起作用的 当 这 llc 是 powered 为 这
目的 的 monitoring 这 llc 电源 状态. 如果 lps 是 inactive 为 更多
比 1.2
µ
s 和 较少 比 25
µ
s, 接口 是 重置. 如果 lps 是 inactive 为
更好 比 25
µ
s, 这 phy 将 使不能运转 这 phy/link 接口 至 保存
电源. fw802a 持续 它的 repeater 函数.
1LREQ I
link 要求.
lreq 是 一个 输出 从 这 llc 那 requests 这 phy 至
执行 一些 维护. 总线-keeper 电路系统 是 建造 在 这个 终端.
44, 45, 46,
47, 48
NC —
非 连接.
20 PC0 I
电源-类 指示信号.
在 硬件 重置, 这些 输入 设置 这 default
值 的 这 电源 类 表明 在 自-id. 这些 位 能 是
编写程序 用 tying 这 信号 至 v
DD
(高) 或者 至 地面 (低).
21 PC1
22 PC2
19 PD I
powerdown.
当 asserted 高, pd 转变 止 所有 内部的 电路系统 除了
这 偏差-发现 电路 那 驱动 这 cna 信号. 内部的 fw802a 逻辑 是
保持 在 这 重置 状态 作 长 作 pd 是 asserted. pd 终端 是 提供
为 backward 兼容性. 它 是 推荐 那 这 fw802a 是
允许 至 manage 它的 自己的 电源 消耗量 使用 suspend/重新开始 在
conjunction 和 lps. c/lkon 特性 是 定义 在 1394a-2000.
57 PLLV
DD
—
电源 为 pll 电路.
PLLV
DD
供应 电源 至 这 pll 电路系统
portion 的 这 设备.
58 PLLV
SS
—
地面 为 pll 电路.
PLLV
SS
是 系 至 一个 低-阻抗 地面
平面.
54 R0 I
电流 设置 电阻.
一个 内部的 涉及 电压 是 应用 至 一个
电阻 连接 在 r0 和 r1 至 设置 这 运行 电流 和
这 缆索 驱动器 输出 电流. 一个 低 温度-系数 电阻
(tcr) 和 一个 值 的 2.49 k
Ω
±
1% 应当 是 使用 至 满足 这
IEEE
1394-1995 标准 (所需的)东西 为 输出 电压 限制.
55 R1
61 /重置 I
重置 (起作用的-低).
当 /重置 是 asserted 低 (起作用的), 这 fw802a
是 重置. 一个 内部的 拉-向上 电阻, 这个 是 连接 至 v
DD
, 是
提供, 所以 仅有的 一个 外部 延迟 电容 是 必需的. 这个 输入 是 一个
标准 逻辑 缓存区 和 能 也 是 驱动 用 一个 打开-流 逻辑 输出
缓存区.
28 SE I
测试 模式 控制.
se 是 使用 在 这 制造 测试 和 应当
是 系 至 v
SS
.
29 SM I
测试 模式 控制.
sm 是 使用 在 这 制造 测试 和 应当
是 系 至 v
SS
.
63 SYSCLK O
系统 时钟.
sysclk 提供 一个 49.152 mhz 时钟 信号, 这个 是
同步 和 这 数据 transfers 至 这 llc.
36 TPA0+ 相似物 i/o
portn, 端口 缆索 一双 一个.
tpan 是 这 端口 一个 连接 至 这 twisted-
一双 缆索. 板 查出 从 各自 一双 的 积极的 和 负的 differen-
tial 信号 管脚 应当 是 保持 matched 和 作 短的 作 可能 至 这
外部 加载 电阻器 和 至 这 缆索 连接器.
41 TPA1+
* 起作用的-低 信号 是 表明 用 “/” 在 这 beginning 的 信号 names, 在里面 这个 文档.
: 点此下载
