82371ab (piix4)
E
18
4/9/97 2:23 pmPIIX4aDS
intel confidential
(直到 发行 日期)
初步的
名字 类型 描述
STOP#
i/o
停止.
stop# indicates 那 piix4, 作 一个 目标, 是 requesting 一个 initiator 至 停止 这
电流 transaction. 作 一个 initiator, stop# 导致 piix4 至 停止 这 电流 transaction.
stop# 是 一个 输出 当 piix4 是 一个 目标 和 一个 输入 当 piix4 是 一个 initiator.
stop# 是 触发-陈述 从 这 leading 边缘 的 pcirst#. stop# 仍然是 触发-陈述 直到
驱动 用 piix4 作 一个 从动装置.
在 重置:
高-z
之后 重置:
高-z
在 pos:
高-z
TRDY#
i/o
目标 准备好.
trdy# indicates piix4’s 能力 至 完全 这 电流 数据 阶段
的 这 transaction. trdy# 是 使用 在 conjunction 和 irdy#. 一个 数据 阶段 是
完成 当 两个都 trdy# 和 irdy# 是 抽样 asserted. 在 一个 读, trdy#
indicates 那 piix4, 作 一个 目标, 有 放置 有效的 数据 在 ad[31:0]. 在 一个 写, 它
indicates piix4, 作 一个 目标 是 准备好 至 获得 数据. trdy# 是 一个 输入 至 piix4 当
piix4 是 这 initiator 和 一个 输出 当 piix4 是 一个 目标. trdy# 是
触发-陈述 从 这 leading 边缘 的 pcirst#. trdy# 仍然是 触发-陈述 直到 驱动
用 piix4 作 一个 从动装置.
在 重置:
高-z
之后 重置:
高-z
在 pos:
高-z
注释:
所有 的 这 信号 在 这 host 接口 是 描述 在 这 pentium 处理器 数据 薄板. 这 preceding 表格
最好的部分 piix4 明确的 使用 的 这些 信号.
2.1.2. isa 总线 接口
名字 类型 描述
AEN
O
地址 使能.
aen 是 asserted 在 dma 循环 至 阻止 i/o slaves 从
misinterpreting dma 循环 作 有效的 i/o 循环. 当 negated, aen indicates 那 一个
i/o 从动装置 将 respond 至 地址 和 i/o commands. 当 asserted, aen informs
i/o resources 在 这 isa 总线 那 一个 dma 转移 是 occurring. 这个 信号 是 也
驱动 高 在 piix4 initiated refresh 循环.
在 重置:
高-z
之后 重置:
低
在 pos:
低
BALE
O
总线 地址 获得 使能.
bale 是 asserted 用 piix4 至 表明 那 这
地址 (sa[19:0], la[23:17]) 和 sbhe# 信号 线条 是 有效的. 这 la[23:17]
地址 线条 是 latched 在 这 trailing 边缘 的 bale. bale 仍然是 asserted
全部地 dma 和 isa 主控 循环.
在 重置:
高-z
之后 重置:
低
在 pos:
低
iochk#/
GPI0
I
i/o 频道 审查.
iochk# 能 是 驱动 用 任何 resource 在 这 isa 总线.
当 asserted, 它 indicates 那 一个 parity 或者 一个 uncorrectable 错误 有 occurred 为
一个 设备 或者 记忆 在 这 isa 总线. 一个 nmi 将 是 发生 至 这 cpu 如果 这 nmi
一代 是 使能. 如果 这 eio 总线 是 使用, 这个 信号 变为 一个 一般 目的
输入.
: 点此下载
