82371ab (piix4)
E
24
4/9/97 2:23 pmPIIX4aDS
intel confidential
(直到 发行 日期)
初步的
2.1.5. 中断 controller/apic 信号
名字 类型 描述
apicack#/
GPO12
O
apic acknowledge.
这个 起作用的 低 输出 信号 是 asserted 用 piix4 之后 它的
内部的 缓存区 是 flushed 在 回馈 至 这 apicreq# 信号. 当 这 i/o apic
样本 这个 信号 asserted 它 knows 那 piix4’s 缓存区 是 flushed 和 那 它 能
proceed 至 send 这 apic 中断. 这 apicack# 输出 是 同步的 至
pciclk.
如果 这 外部 apic 是 不 使用, 然后 这个 是 一个 一般-目的 输出.
在 重置:
高
之后 重置:
高
在 pos:
高/gpo
apiccs#/
GPO13
O
apic 碎片 选择.
这个 起作用的 低 输出 信号 是 asserted 当 这 apic 碎片
选择 是 使能 和 一个 pci originated 循环 是 positively 解码 在里面 这
编写程序 i/o apic 地址 空间.
如果 这 外部 apic 是 不 使用, 这个 管脚 是 一个 一般-目的 输出.
在 重置:
高
之后 重置:
高
在 pos:
高/gpo
apicreq#/
GPI5
I
apic 要求.
这个 起作用的 低 输入 信号 是 asserted 用 一个 外部 apic
设备 较早的 至 sending 一个 中断 在 这 apic 串行 总线. 当 piix4 样本
这个 管脚 起作用的 它 将 完全齐平 它的 f-类型 dma 缓存区 pointing 对着 pci. once 这
缓存区 是 flushed, piix4 asserts apicack#
这个 indicates 至 这 外部 apic
那 它 能 proceed 至 send 这 apic 中断. 这 apicreq# 输入 必须 是
同步的 至 pciclk.
如果 这 外部 apic 是 不 使用, 这个 管脚 是 一个 一般-目的 输入.
INTR
OD
中断.
See cpu 接口 信号.
irq0/
GPO14
O
中断 要求 0.
这个 输出 reflects 这 状态 的 这 内部的 irq0 信号
从 这 系统 计时器.
如果 这 外部 apic 是 不 使用, 这个 管脚 是 一个 一般-目的 输出.
在 重置:
低
之后 重置:
低
在 pos:
irq0/gpo
IRQ1
I
中断 要求 1.
irq1 是 总是 边缘 triggered 和 能 不 是 修改
用 软件 至 水平的 敏感的. 一个 低 至 高 转变 在 irq1 是 latched 用 piix4.
irq1 必须 仍然是 asserted 直到 之后 这 中断 是 acknowledged. 如果 这 输入 变得
inactive 在之前 这个 时间, 一个 default irq7 是 reported 在 回馈 至 这 中断
acknowledge 循环.
: 点此下载
