E
82371ab (piix4)
25
4/9/97 2:23 pmPIIX4aDS
intel confidential
(直到 发行 日期)
初步的
名字 类型 描述
irq 3:7, 9:11,
14:15
I
中断 requests 3:7, 9:11, 14:15.
这 irq 信号 提供 两个都 系统
板 组件 和 isa 总线 i/o 设备 和 一个 mechanism 为 asynchronously
interrupting 这 cpu. 这些 中断 将 是 编写程序 为 也 一个 边缘
敏感的 或者 一个 高 水平的 敏感的 assertion 模式. 边缘 敏感的 是 这 default
配置.
一个 起作用的 irq 输入 必须 仍然是 asserted 直到 之后 这 中断 是 acknowledged. 如果
这 输入 变得 inactive 在之前 这个 时间, 一个 default irq7 是 reported 在 回馈 至 这
中断 acknowledge 循环.
irq8#/
GPI6
i/o
irq 8#.
irq8# 是 总是 一个 起作用的 低 边缘 triggered 中断 和 能 不 是
修改 用 软件.
irq8# 必须 仍然是 asserted 直到 之后 这 中断 是 acknowledged. 如果 这 输入
变得 inactive 在之前 这个 时间, 一个 default irq7 是 reported 在 回馈 至 这 中断
acknowledge 循环.
如果 使用 这 内部的 rtc, 然后 这个 能 是 编写程序 作 一个 一般-目的 输入. 如果
enabling 一个 apic, 这个 信号 变为 一个 输出 和 必须 不 是 编写程序 作 一个
一般 目的 输入.
irq9out#/
GPO29
O
irq9out#.
irq9out# 是 使用 至 route 这 内部 发生 sci 和 smbus
中断 输出 的 这 piix4 为 连接 至 一个 外部 io apic. 如果 apic 是 无能,
这个 信号 管脚 是 一个 一般 目的 输出.
在 重置:
高
之后 重置:
高
在 pos:
irq9out#/gpo
irq 12/m
I
中断 要求 12.
在 增加 至 供应 这 标准 中断 函数
作 描述 在 这 管脚 描述 为 irq[3:7,9:11,14:15], 这个 管脚 能 也 是
编写程序 至 提供 这 mouse 中断 函数.
当 这 mouse 中断 函数 是 选择, 一个 低 至 高 转变 在 这个 信号
是 latched 用 piix4 和 一个 intr 是 发生 至 这 cpu 作 irq12. 一个 内部的
irq12 中断 持续 至 是 发生 直到 一个 重置 或者 一个 i/o 读 进入 至
地址 60h (下落 边缘 的 ior#) 是 发现.
pirq[a:d]#
i/od
PCI
可编程序的 中断 要求.
这 pirqx# 信号 是 起作用的 低,
水平的 敏感的, shareable 中断 输入. 它们 能 是 individually steered 至 isa
中断 irq [3:7,9:12,14:15]. 这 usb 控制 使用 pirqd# 作 它的 输出
信号.
serirq/
GPI7
i/o
串行 中断 要求.
串行 中断 输入 解码器, 典型地 使用 在
conjunction 和 这 distributed dma 协议.
如果 不 使用 串行 中断, 这个 管脚 能 是 使用 作 一个 一般-目的 输入.