24 S29CD016G
s29cd016_00_a4 十一月 5, 2004
进步 信息
图示 3. burst 进入 定时
注释:
1. burst 进入 开始 和 一个 rising clk 边缘 和 当 adv# 是 起作用的.
2. 配置 寄存器 6 必须 是 总是 设置 至 1 (cr6 = 1). burst 开始 和 数据 输出 在 这 rising clk 边缘.
3. cr [13-10] = 0001 或者 三 时钟 循环
4. cr [13-10] = 0010 或者 四 时钟 循环
5. cr [13-10] = 0011 或者 five 时钟 循环
burst clk 边缘 数据 传送
这 设备 是 有能力 的 传送 数据 在也 这 rising 或者 下落 边缘 的 clk.
至 deliver 数据 在 这 rising 边缘 的 clk,位 6 在 这 控制 寄存器 (cr6) 是
设置 至 1. 这 default 配置 是 设置 至 这 rising 边缘.
burst 数据 支撑 控制
这 设备 是 有能力 的 支持 数据 为 一个 clks. 这 default 配置 是
至 支撑 数据 为 一个 clk 和 是 这 仅有的 有效的 状态.
asserting reset# 在 一个 burst 进入
如果 reset# 是 asserted 低 在 一个 burst 进入, 这 burst 进入 是 立即
terminated 和 这 设备 defaults 后面的 至 异步的 读 模式. 谈及 至
“reset#: 硬件 重置 pin” 在 页 18为 更多 信息 在 这 reset#
函数.
配置 寄存器
这 设备 包含 一个 配置 寄存器 为 configuring 读 accesses. 这
配置 寄存器 是 accessed 用 这 配置 寄存器 读 和 这
配置 寄存器 写 commands. the 配置 寄存器 做 不 oc-
0100 6
0101 7
0 1 1 0 8
0111 9
表格 8. burst 最初的 进入 延迟 (薄板 2 的 2)
CR13 CR12 CR11 CR10
最初的 burst 进入
(clk 循环)
CLK
ADV#
地址
dq31-dq0
3
dq31-dq0
4
dq31-dq0
5
有效的 地址
三 clk 延迟
2nd clk 3rd clk 4th clk 5th clk1st clk
四 clk 延迟
地址 1 latched
five clk 延迟
D0 D1 D2 D3
D0 D1 D2
D0 D1 D2
D3
D4
: 点此下载
