数据 薄板 m12650ejbv0ds00
10
µ
µµ
µ
pd45128441, 45128841, 45128163
1. 输入 / 输出 管脚 函数
管脚 名字 输入 / 输出 函数
CLK 输入 clk 是 这 主控 时钟 输入. 其它 输入 信号 是 关联 至 这 clk rising
边缘.
CKE 输入 cke 决定 validity 的 这 next clk (时钟). 如果 cke 是 高, 这 next clk rising 边缘
是 有效的; 否则 它 是 invalid. 如果 这 clk rising 边缘 是 invalid, 这 内部的 时钟 是 不
issued 和 这
µ
PD45128xxx suspends 运作.
当 这
µ
PD45128xxx 是 不 在 burst mode 和 cke 是 negated, 这 设备 enters
电源 向下 模式. 在 电源 向下 模式, cke 必须 仍然是 低.
/cs 输入 /cs 低 开始 这 command 输入 循环. 当 /cs 是 高, commands 是 ignored 但是
行动 continue.
/ras, /cas, /wE 输入 /ras, /cas 和 /我们 有 这 一样 symbols 在 常规的 dram 但是 不同的
功能. 为 详细信息, 谈及 至 这 command 表格.
a0 - a11 输入
行 地址 是 决定 用 a0 - a11 在 这 clk (时钟) rising 边缘 在 这 起作用的
command 循环. 它 做 不 取决于 在 这 位 organization.
column 地址 是 决定 用 a0 - a9, a11 在 这 clk rising 边缘 在 这 读 或者
写 command 循环. 它 取决于 在 这 位 organization: a0 - a9, a11 为
×
4 设备, a0
- a9 为
×
8 设备, a0 - a8 为
×
16 设备.
a10 定义 这 precharge 模式. 当 a10 是 高 在 这 precharge command 循环,
所有 banks 是 precharged; 当 a10 是 低, 仅有的 这 bank 选择 用 ba0(a13) 和
ba1(a12)
是 precharged.
当 a10 是 高 在 读 或者 写 command 循环, 这 precharge 开始 automatically
之后 这 burst 进入.
ba0, ba1 输入 ba0(a13) 和 ba1(a12) 是 这 bank 选择 信号. 在 command 循环, ba0(a13) 和
ba1(a12) 低 选择 bank 一个, ba0(a13) 高 和 ba1(a12) 低 选择 bank b, ba0(a13)
低 和 ba1(a12) 高 选择 bank c 和 然后 ba0(a13) 和 ba1(a12) 高 选择
bank d.
dqm, udqm, ldqm 输入
dqm 控制 i/o 缓存区. 在
×
16 产品, udqm 和 ldqm 控制 upper 字节 和
更小的 字节 i/o 缓存区, 各自.
在 读 模式, dqm 控制 这 输出 缓存区 像 一个 常规的 /oe 管脚.
dqm 高 和 dqm 低 转变 这 输出 缓存区 止 和 在, 各自.
这 dqm latency 为 这 读 是 二 clocks.
在 写 模式, dqm 控制 这 文字 掩饰. 输入 数据 是 写 至 这 记忆 cell 如果
dqm 是 低 但是 不 如果 dqm 是 高.
这 dqm latency 为 这 写 是 零.
dq0 - dq15 输入 / 输出 dq 管脚 有 这 一样 函数 作 i/o 管脚 在 一个 常规的 dram.
V
CC
, v
SS
, v
CC
q, v
SS
Q (电源 供应) V
CC
和 v
SS
是 电源 供应 管脚 为 内部的 电路. v
CC
q 和 v
SS
q 是 电源
供应 管脚 为 这 输出 缓存区.
: 点此下载
