规格
GAL18V10
13
典型 输入 典型 输出
Vcc
管脚
Vcc
Vref
起作用的 拉-向上
电路
静电释放
保护
电路
静电释放
保护
电路
Vcc
管脚
Vcc
管脚
Vref
触发-状态
控制
起作用的 拉-向上
电路
反馈
(至 输入 缓存区)
管脚
反馈
数据
输出
(vref 典型 = 3.2v)
(vref 典型 = 3.2v)
电路系统 在里面 这 gal18v10 提供 一个 重置 信号 至 所有 reg-
isters 在 电源-向上. 所有 内部的 寄存器 将 有 它们的 q
输出 设置 低 之后 一个 指定 时间 (tpr, 1
µ
s 最大值). 作 一个 结果,
这 状态 在 这 注册 输出 管脚 (如果 它们 是 使能) 将
是 也 高 或者 低 在 电源-向上, 取决于 在 这 编写程序
极性 的 这 输出 管脚. 这个 特性 能 非常 使简化 状态
机器 设计 用 供应 一个 知道 状态 在 电源-向上. 是-
导致 的 这 异步的 nature 的 系统 电源-向上, 一些
情况 必须 是 符合 至 提供 一个 有效的 电源-向上 重置 的 这
设备. 第一, 这 v
CC
上升 必须 是 monotonic. 第二, 这 时钟
输入 必须 是 在 静态的 ttl 水平的 作 显示 在 这 图解 在
电源 向上. 这 寄存器 将 重置 在里面 一个 最大 的 tpr 时间.
作 在 正常的 系统 运作, 避免 clocking 这 设备 直到 所有
输入 和 反馈 path 建制 时间 有 被 符合. 这 时钟
必须 也 满足 这 最小 脉冲波 宽度 (所需的)东西.
vcc (最小值.)
t
pr
内部的 寄存器
重置 至 逻辑 "0"
设备 管脚
重置 至 逻辑 "1"
t
wl
t
su
设备 管脚
重置 至 逻辑 "0"
Vcc
CLK
内部的 寄存器
q - 输出
起作用的 低
输出 寄存器
起作用的 高
输出 寄存器
电源-向上 重置
输入/输出 相等的 schematics
: 点此下载
