15
fn9181.1
march 10, 2005
设置 vadj 至 vref/2 结果 在 非 延迟 在 任何 输出.
这 非 延迟 电压 有 一个 ±75mv 容忍 window.
控制 电压 在下 这 vref/2 零 延迟 门槛
导致 这 pwm 输出, outll/lr, 至 是 delayed. 控制
电压 更好 比 这 vref/2 零 延迟 门槛
导致 这 sr 输出, outlln/lrn, 至 是 delayed. 它
应当 是 指出 那 当 这 pwm 输出, outll/lr,
是 delayed, 这 cs 至 输出传播 延迟 是 增加
用 这 数量 的 这 增加 延迟.
这 延迟 特性 是 提供至 compensate 为 mismatched
传播 延迟 在 这 pwm 和 sr 输出 作
将 是 experienced 当 一个 设置 的 信号 crosses 这
primary-secondary 分开 boundary. 如果 必需的, 单独的
输出 脉冲 将 是 拉长 或者 compressed 作 必需的
使用 外部 电阻器, 电容, 和 二极管.
当 这 pwm 输出 是 delayed, 这 50% upper 输出
是 equally delayed, 所以 这 resonant 延迟 设置 是
unaffected.
开关 控制
这 isl6753 做 不 有 一个 独立的 使能/使不能运转
控制 管脚. 这 pwm 输出, outll/outlr, 将 是
无能 用 拉 verr 至 地面. 做 所以 减少 这
职责 循环 至 零, 但是 这 upper 50% 职责循环 输出,
outul/outur, 将 continue 运作. likewise, 这 sr
输出 outlln/outlrn 将 是 起作用的 高.
如果 这 应用 需要 那 所有 输出 是 止, 然后 这
供应 电压, vdd, 必须 是移除 从 这 ic. 这个
将 是 accomplished 作 显示 在下.
故障 情况
一个 故障 情况 occurs 如果 vref 或者 vdd 下降 在下 它们的
欠压 lockout (uvlo) 门槛 或者 如果 这 热的
保护 是 triggered. 当一个 故障 是 发现 这 输出
是 无能 低. 当 这 fault 情况 clears 这 输出
是 re-使能.
一个 overcurrent 情况 是 不考虑 一个 故障 和 做
不 结果 在 一个 关闭.
热的 保护
内部的 消逝 在 温度保护 是 提供. 一个
整体的 温度 传感器保护 这 设备 应当
这 接合面 温度超过 140°c. 那里 是
大概 15°c 的 hysteresis.
地面 平面 (所需的)东西
细致的 布局 是 essential 为 satisfactory 运作 的 这
设备. 一个 好的 地面 平面 必须 是 运用. vdd 和
vref 应当 是 绕过 直接地 至 地 和 好的 高
频率 电容.
References
[1] ridley, r., “a 新 持续的-时间 模型 为 电流
模式 control”, ieee transactions 在 电源
electronics, vol. 6, 非. 2, april 1991.
图示 18. 波形 定时 和 sr 输出
delayed, 2.575v < vadj < 5.00v
CT
OUTLL
OUTLR
OUTLLN
(sr1)
OUTLRN
(sr2)
VERR
OUTLL
RTD
OUTLRN
OUTLLN
VREF
OUTUR
CTBUF
CT
OUTUL
RESDEL
OUTLR
VADJ VDD
CS 地
+Vdd
开关
(打开 = 止
地 = 在)
ISL6752
图示 19. 开关 控制 使用 vdd
ISL6752
: 点此下载
