AD5533
–4–
rev. 0
定时 特性
并行的 接口
限制 在 t
最小值
, t
最大值
参数
1, 2
(一个 版本) 单位 情况/comments
t
1
0 ns 最小值
CS
至
WR
建制 时间
t
2
0 ns 最小值
CS
至
WR
支撑 时间
t
3
50 ns 最小值
CS
pulsewidth 低
t
4
50 ns 最小值
WR
pulsewidth 低
t
5
20 ns 最小值 a4–a0, cal, offs_sel 至
WR
建制 时间
t
6
0 ns 最小值 a4–a0, cal, offs_sel 至
WR
支撑 时间
注释
1
看 接口 定时 图解.
2
有保证的 用 设计 和 描绘, 不 生产 测试.
specifications 主题 至 改变 没有 注意.
串行 接口
限制 在 t
最小值
, t
最大值
参数
1, 2
(一个 版本) 单位 情况/comments
f
CLKIN
20 mhz 最大值 sclk 频率
t
1
20 ns 最小值 sclk 高 pulsewidth
t
2
20 ns 最小值 sclk 低 pulsewidth
t
3
10 ns 最小值
同步
下落 边缘 至 sclk 下落 边缘 建制 时间
t
4
50 ns 最小值
同步
低 时间
t
5
10 ns 最小值 D
在
建制 时间
t
6
5 ns 最小值 D
在
支撑 时间
t
7
5 ns 最小值
同步
下落 边缘 至 sclk rising 边缘 建制 时间
t
8
3
20 ns 最大值 sclk rising 边缘 至 d
输出
有效的
t
9
3
60 ns 最大值 sclk 下落 边缘 至 d
输出
高 阻抗
t
10
400 ns 最小值 10th sclk 下落 边缘 至
同步
下落 边缘 为 readback
注释
1
看 串行 接口 定时 图解.
2
有保证的 用 设计 和 描绘, 不 生产 测试.
3
这些 号码 是 量过的 和 这 加载 电路 的 图示 2.
specifications 主题 至 改变 没有 注意.
并行的 接口 定时 图解
CS
WR
A4
–
a0, cal,
OFFS
SEL
图示 1. 并行的 写 (sha 模式 仅有的)
I
OL
200
一个
I
OH
200
一个
C
L
50pF
至
输出
管脚
1.6v
图示 2. 加载 电路 为 d
输出
定时 specifications
: 点此下载
