13
整体的
电路
系统, 公司
ICS950201
0460g—08/31/04
这 impact 的 asserting 这 pci_stop# 信号 将 是 这 下列的. 所有 pci[6:0] 和 stoppable pci_f[2,0] clocks 将 获得 低
在 它们的 next 高 至 低 转变. 这 pci_stop# 建制 时间 tsu 是 10 ns, 为 transitions 至 是 公认的 用 这 next rising
边缘.
pci_stop#
pci_f[2:0] 33MHz
pci[6:0] 33MHz
tsu
assertion 的 pci_stop# 波形
pci_stop# - assertion (转变 从 逻辑 "1" 至 逻辑 "0")
cpu_stop#
CPUT
CPUC
这 impact 的 asserting 这 cpu_stop# 管脚 是 所有 cpu 输出 那 是 设置 在 这 i
2
c 配置 至 是 stoppable 通过 assertion
的 cpu_stop# 是 至 是 stopped 之后 它们的 next 转变 下列的 这 二 cpu 时钟 边缘 抽样 作 显示. 这 最终 状态
的 这 stopped cpu 信号 是 cput=高 和 cpuc=低. 那里 是 至 是 非 改变 至 这 输出 驱动 电流 值. 这
cput 将 是 驱动 高 和 一个 电流 值 equal 至 (multsel0) x (i ref), 这 cpuc 信号 将 不 是 驱动.
cpu_stop# - assertion (转变 从 逻辑 "1" 至 逻辑 "0")
assertion 的 cpu_stop# 波形
cpu_stop# 符合实际
#pots_向上CT向上CCUPC
1lamroNlamroN
0tluM*fer它aolF
: 点此下载
