***
genesis 微芯 confidential ***
gm5110/20 初步的 数据 薄板
六月 2002 c5110-dat-01c
14
Vdd
地
振荡器
内部的
振荡器
重置 状态 逻辑
只读存储器_addr13
XTAL
TCLK
14 至 24 mhz
Vdd
osc_输出
tclk 分发
内部的 拉 向下
电阻
~ 60 k
使不能运转
gm5110/20
152
151
10
外部 振荡器 使能
10 k
Vdd
图示 7. 使用 一个 外部 single-结束 时钟 振荡器
频率 14 至 24 mhz
jitter 容忍 250 ps
上升 时间 (10% 至 90%) 5 ns
最大 职责 循环 40-60
表格 13.
tclk 规格
4.1.3 时钟 综合
这 gm5110/20 synthesizes 所有 额外的 clocks内部 作 illustrated 在 图示 8 在下.
这 synthesized clocks 是 作 跟随:
1. 主要的 定时 时钟 (tclk) 是 这 输出 的 这 碎片 内部的 结晶 振荡器. tclk 是
获得 从 这 tclk/xtal 垫子 输入.
2. 涉及 时钟 (rclk) synthesized用 rclk pll (rpll) 美国ing tclk 作 这
涉及.
3. dvi 输入 时钟 (dvi_clk) synthesized 用dvi 接受者 pll 使用 rc+/rc- 一双 作
这 涉及.
4. 输入 源 时钟 (sclk) synthesized 用 源 dds (sdds) pll 使用 输入
hsync 作 这 涉及. 这 sdds internal 数字的 逻辑 是 驱动 用 rclk.