***
genesis 微芯 confidential ***
gm5110/20 初步的 数据 薄板
六月 2002 c5110-dat-01c
16
SCLK
sense_aclk
dvi_clk
ip_clk
DCLK
ip_clk
dp_clk
SCLK
ACLK
ocm_clk
rclk/2
TCLK
ifm_clk
TCLK
rclk/4
图示 9. 在-碎片 时钟 domains
4
4
.
.
2
2
H
H
一个
一个
r
r
d
d
w
w
一个
一个
r
r
e
e
R
R
e
e
s
s
e
e
t
t
硬件 重置 是 执行 用 支持 the resetn 管脚 低 为 一个 最小 的 1
µ
s. 一个
tclk 输入 (看 时钟 选项 在之上) 必须 是应用 在 和 之后 这 重置. 当 这
重置 时期 是 完全 和 resetn 是 de-一个sserted, 这 电源-向上 sequence 是 作 跟随:
1. 重置 所有 寄存器 的 所有 类型 至 它们的 default 状态 (这个 是 00h 除非 否则 指定
在 这 gm5110/20 寄存器 listing).
2. 强迫 各自 时钟 domain 在 重置. 重置 将仍然是 asserted 为 64 local 时钟 domain
循环 下列的 这 de-assertion 的 resetn.
3. 运作 这 ocm_clk domain在 这 tclk 频率.
4. preset 这 rclk pll 至 输出 ~200mhz时钟 (假设 14.3mhz tclk 结晶
频率).
5. wait 为 rclk pll 至 锁. 然后, 转变这 ocm_clk domain 至 运作 从 这
自举 选择 时钟.
6. 如果 一个 拉-向上 电阻 是安装 在 只读存储器_addr9 管脚 (see 表格 18), 然后 这 ocm
变为 起作用的 作 soon 作 ocm_clk 是 stable. 否则, 这 ocm 仍然是 在 重置
直到 ocm_控制 寄存器 (0x22) 位 1 是 使能.
4
4
.
.
3
3
一个
一个
n
n
一个
一个
l
l
o
o
g
g
t
t
o
o
D
D
i
i
g
g
i
i
t
t
一个
一个
l
l
C
C
o
o
n
n
v
v
e
e
r
r
t
t
e
e
r
r
这 gm5110/20 碎片 有 三 模数转换器’s (相似物-至-digital 转换器), 一个为 各自 颜色 (red,
绿色, 和 蓝).