www.德州仪器.com
VP0D[10]
VP0D[11]
vp0d[12]/aclkr0
vp0d[13]/afsr0
vp0d[14]/ahclkr0
vp0d[15]/amutein0
vp0d[16]/amute0
vp0d[17]/aclkx0
VP0D[0]
VP0D[1]
vp0d[2]/clkx0
vp0d[3]/fsx0
vp0d[4]/dx0
vp0d[5]/clks0
vp0d[6]/dr0
vp0d[7]/fsr0
vp0d[8]/clkr0
VP0D[9]
vp0d[18]/afsx0
vp0d[19]/ahclkx0
俘获/显示
缓存区
(2560 字节)
VP0CLK0
VP0CLK1
VP0CTL0
VP0CTL1
VP0CTL2
Timing 和
控制 逻辑
Video 端口 0 (vp0)
频道 b
(b)
频道 一个
(一个)
俘获/显示
缓存区
(2560 字节)
频道 b 使用 仅有的
这 vp0d[19:10]
双向的 管脚
STCLK
(c)
TMS320DM642
video/imagingfixed-pointdigitalsignalprocessor
SPRS200J–JULY2002–REVISEDAUGUST2005
一个.channelasupports:bt.656(8/10-位),y/cvideo(16/20-位),rawvideo(16/20-位)displaymodesandbt.656
(8/10-位),y/cvideo(16/20-位),rawvideo(16/20-位),andtsi(8-bit)capturemodes.
b.channelbsupports:bt.656(8/10-位),rawvideo(8/10-位)capturemodesandcandisplaysynchronizedraw
videodatawithchannela.
c.thesamestclksignalisusedforallthreevideoports(vp0,vp1,andvp2).
figure2-12.videoport0peripheralsignals
26
DeviceOverview