首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:358886
 
资料名称:GS9025A
 
文件大小: 193K
   
说明
 
介绍:
Serial Digital Receiver
 
 


: 点此下载
  浏览型号GS9025A的Datasheet PDF文件第6页
6
浏览型号GS9025A的Datasheet PDF文件第7页
7
浏览型号GS9025A的Datasheet PDF文件第8页
8
浏览型号GS9025A的Datasheet PDF文件第9页
9

10
浏览型号GS9025A的Datasheet PDF文件第11页
11
浏览型号GS9025A的Datasheet PDF文件第12页
12
浏览型号GS9025A的Datasheet PDF文件第13页
13
浏览型号GS9025A的Datasheet PDF文件第14页
14
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
gennum 公司
522 - 75 - 00
10
GS9025A
其它 ttl/cmos 兼容 逻辑 输入. 在 增加, 当
丧失 的 运输车 是 发现, 这 sdo/sdo
输出 是 muted
(设置 至 一个 知道 静态的 状态).
1-2. 运输车 发现 门槛 调整
这个 特性 有 被 设计 为 使用 在 产品 此类
作 routers 在哪里 信号 串扰 和 电路 噪音 导致
这 equalizer 至 输出 erroneous 数据 当 非 输入 信号
是 呈现. 这 使用 的 一个 运输车 发现 函数 和 一个 fixed
内部的 涉及 做 不 solve 这个 问题 自从 这
信号 至 噪音 比率 在 这 电路 板 可以 是
significantly 较少 比 这 default 信号 发现 水平的 设置
用 这 在 碎片 涉及. 至 alleviate 这个 问题, 这
gs9025a 提供 一个 用户 可调整的 门槛 至 满足 这
唯一的 情况 那 exist 在 各自 用户's 应用.
override 和 内部的 default settings 有 也 被
提供 至 给 这 用户 总的 flexibility.
这 门槛 水平的 在 这个 丧失 的 运输车 是 发现 是
可调整的 通过 外部 电阻器 在 这 cd_adj 管脚. 这
控制 电压 在 这 cd_adj 管脚 是 设置 用 一个 简单的 电阻
分隔物 电路 (
看 典型 应用 电路
). 这
门槛 水平的 是 可调整的 从 200m 至 350m. 用 default
(非 外部 电阻器), 这 门槛 是 典型地 320m. 在
嘈杂的 环境, 它 是 不 推荐 至 leave 这个 管脚
floating. 连接 这个 管脚 至 v
EE
使不能运转 这 sdo/sdo
噪声抑制 函数 和 准许 为 最大 可能 缆索
长度 equalization.
1-3. 输出 eye 监控 测试
这 gs9025a 也 提供 一个 '输出 eye 监控 测试'
(oem_测试) 这个 准许 这 verification 的 信号 integrity
之后 equalization, 较早的 至 reslicing. 这 oem_测试 管脚 是
一个 打开 集电级 电流 输出 那 需要 一个 外部
50
pullup 电阻. 当 这 pullup 电阻 是 不 使用,
这 oem_测试 块 是 无能 和 这 内部的
oem_测试 电路 是 powered 向下. 这 oem_测试
提供 一个 100mvp-p
信号 当 驱动 一个 50
oscilloscope 输入. 预定的 至 额外的 电源 consumed 用
这个 diagnostic 电路, 它 是 不 推荐 为 持续的
运作.
2. reclocker
这 reclocker receives 一个 差别的 串行 数据 stream 从
这 内部的 多路调制器. 它 locks 一个 内部的 时钟 至 这
新当选的 数据. 它 输出 这 差别的 pecl retimed 数据
信号 在 sdo/sdo
. 它 输出 这 recovered 时钟 在 sco/
SCO
. 这 定时 在 这 输出 和 时钟 信号 是
显示 在 图示 17.
图. 17 输出 和 时钟 信号 定时
这 reclocker 包含 四 主要的 函数的 blocks: 这
阶段 锁 循环, 自动/手工的 数据 比率 选择,
频率 acquisition, 和 逻辑 电路.
2-1. 阶段 锁 循环 (pll)
这 阶段 锁 循环 locks 这 内部的 pll 时钟 至 这
新当选的 数据 比率. 一个 simplified 块 图解 的 这 pll 是
显示 在下. 这 主要的 组件 是 这 vco, 这
阶段 探测器, 这 承担 打气, 和 这 循环 过滤.
图. 18 simplified 块 图解 的 这 pll
2-2. vco
这 vco 是 一个 差别的 低 阶段 噪音, 工厂 修整
设计 那 提供 增加 免除 至 pcb 噪音 和
准确的 控制 的 这 vco centre 频率. 这 vco
运作 在 30 和 540mb/s 和 有 一个 拉 范围 的
±15% 关于 这 centre 频率. 一个 单独的 低 阻抗
外部 电阻, r
VCO
, sets 这 vco centre 频率 (
图示 19
). 这 低 阻抗 r
VCO
降低 热的
噪音 和 减少 这 pll's 敏锐的 至 pcb 噪音.
为 一个 给 r
VCO
值, 这 vco 能 oscillate 在 一个 的 二
发生率. 当 smpte = ss0 = 逻辑 1, 这 vco centre
频率 corresponds 至 这
ƒ
L
曲线. 为 所有 其它
smpte/ss0 结合体, 这 vco centre 频率
corresponds 至 这
ƒ
H
曲线 (
ƒ
H
是 大概 1.5 x
ƒ
L
).
SDO
SCO
50%
ddi/ddi
LF+
LFS
lf-
R
VCO
VCO
分隔
R
LF
C
LF1
C
LF2
2
阶段
探测器
内部的
pll 时钟
承担
打气
循环
过滤
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com