飞利浦 半导体 产品 数据
p89c660/p89c662/p89c664/
P89C668
80c51 8-位 flash 微控制器 家族
16kb/32kb/64kb isp/iap flash 和 512b/1kb/2kb/8kb 内存
2002 oct 28
12
I
2
c 串行 交流 — sio1
这 i
2
c 串行 端口 是 完全同样的 至 这 i
2
c 串行 端口 在 这 8xc554,
8xc654, 和 8xc652 设备.
便条 那 这 p89c660/662/664/668 i
2
c 管脚 是 alternate
功能 至 端口 管脚 p1.6 和 p1.7. 因为 的 这个, p1.6 和
p1.7 在 这些 部分 做 不 有 一个 拉-向上 结构 作 建立 在 这
80c51. 因此 p1.6 和 p1.7 有 打开 流 输出 在 这
p89c660/662/664/668.
这 i
2
c 总线 使用 二 线 (sda 和 scl) 至 转移 信息
在 设备 连接 至 这 总线. 这 主要的 特性 的 这 总线
是:
– 双向的 数据 转移 在 masters 和 slaves
– multimaster 总线 (非 central 主控)
– arbitration 在 同时发生地 transmitting masters 没有
corruption 的 串行 数据 在 这 总线
– 串行 时钟 同步 准许 设备 和 不同的 位 比率
至 communicate 通过 一个 串行 总线
– 串行 时钟 同步 能 是 使用 作 一个 handshake
mechanism 至 suspend 和 重新开始 串行 转移
– 这 i
2
c 总线 将 是 使用 为 测试 和 diagnostic 目的
这 输出 latches 的 p1.6 和 p1.7 必须 是 设置 至 逻辑 1 在 顺序
至 使能 sio1.
这 p89c66x 在-碎片 i
2
c 逻辑 提供 一个 串行 接口 那
满足 这 i
2
c 总线 规格 和 支持 所有 转移 模式
(其它 比 这 低-速 模式) 从 和 至 这 i
2
c 总线. 这 sio1
逻辑 handles 字节 转移 autonomously. 它 也 keeps 追踪 的
串行 transfers, 和 一个 状态 寄存器 (s1sta) reflects 这 状态 的
sio1 和 这 i
2
c 总线.
这 cpu 接口 至 这 i
2
c 逻辑 通过 这 下列的 四 特定的
函数 寄存器: s1con (sio1 控制 寄存器), s1sta (sio1
状态 寄存器), s1dat (sio1 数据 寄存器), 和 s1adr (sio1
从动装置 地址 寄存器). 这 sio1 逻辑 接口 至 这 外部 i
2
C
总线 通过 二 端口 1 管脚: p1.6/scl (串行 时钟 线条) 和 p1.7/sda
(串行 数据 线条).
一个 典型 i
2
c 总线 配置 是 显示 在 图示 1. 图示 2 显示
如何 一个 数据 转移 是 accomplished 在 这 总线. 取决于 在 这
状态 的 这 方向 位 (r/w), 二 类型 的 数据 transfers 是
可能 在 这 i
2
c 总线:
1. 数据 转移 从 一个 主控 传输者 至 一个 从动装置 接受者. 这
第一 字节 transmitted 用 这 主控 是 这 从动装置 地址. next
跟随 一个 号码 的 数据 字节. 这 从动装置 returns 一个
acknowledge 位 之后 各自 received 字节.
2. 数据 转移 从 一个 从动装置 传输者 至 一个 主控 接受者. 这
第一 字节 (这 从动装置 地址) 是 transmitted 用 这 主控. 这
从动装置 然后 returns 一个 acknowledge 位. next 跟随 这 数据
字节 transmitted 用 这 从动装置 至 这 主控. 这 主控 returns
一个 acknowledge 位 之后 所有 received 字节 其它 比 这 last
字节. 在 这 终止 的 这 last received 字节, 一个 “not acknowledge” 是
returned.
这 主控 设备 发生 所有 的 这 串行 时钟 脉冲 和 这
开始 和 停止 情况. 一个 转移 是 结束 和 一个 停止
情况 或者 和 一个 重复的 开始 情况. 自从 一个 重复的
开始 情况 是 也 这 beginning 的 这 next 串行 转移, 这
I
2
c 总线 将 不 是 released.
模式 的 运作
这 在-碎片 sio1 逻辑 将 运作 在 这 下列的 四 模式:
1. 主控 传输者 模式:
串行 数据 输出 通过 p1.7/sda 当 p1.6/scl 输出 这
串行 时钟. 这 第一 transmitted 字节 包含 这 从动装置 地址
的 这 接到 设备 (7 位) 和 这 数据 方向 位. 在 这个
模式 这 数据 方向 位 (r/w
) 将 是 逻辑 0, 和 我们 say 那
一个 “w” 是 transmitted. 因此 这 第一 字节 transmitted 是 sla+w.
串行 数据 是 transmitted 8 位 在 一个 时间. 之后 各自 字节 是
transmitted, 一个 acknowledge 位 是 received. 开始 和 停止
情况 是 输出 至 表明 这 beginning 和 这 终止 的 一个
串行 转移.
2. 主控 接受者 模式:
这 第一 transmitted 字节 包含 这 从动装置 地址 的 这
transmitting 设备 (7 位) 和 这 数据 方向 位. 在 这个
模式 这 数据 方向 位 (r/w
) 将 是 逻辑 1, 和 我们 say 那
一个 “r” 是 transmitted. 因此 这 第一 字节 transmitted 是 sla+r.
串行 数据 是 received 通过 p1.7/sda 当 p1.6/scl 输出 这
串行 时钟. 串行 数据 是 received 8 位 在 一个 时间. 之后 各自
字节 是 received, 一个 acknowledge 位 是 transmitted. 开始 和
停止 情况 是 输出 至 表明 这 beginning 和 终止 的
一个 串行 转移.
3. 从动装置 接受者 模式:
串行 数据 和 这 串行 时钟 是 received 通过 p1.7/sda
和 p1.6/scl. 之后 各自 字节 是 received, 一个 acknowledge 位 是
transmitted. 开始 和 停止 情况 是 公认的 作 这
beginning 和 终止 的 一个 串行 转移. 地址 recognition 是
执行 用 硬件 之后 reception 的 这 从动装置 地址 和
方向 位.
4. 从动装置 传输者 模式:
这 第一 字节 是 received 和 处理 作 在 这 从动装置 接受者
模式. 不管怎样, 在 这个 模式, 这 方向 位 将 表明 那
这 转移 方向 是 使反转. 串行 数据 是 transmitted 通过
p1.7/sda 当 这 串行 时钟 是 输入 通过 p1.6/scl.
开始 和 停止 情况 是 公认的 作 这 beginning
和 终止 的 一个 串行 转移.
在 一个 给 应用, sio1 将 运作 作 一个 主控 和 作 一个
从动装置. 在 这 从动装置 模式, 这 sio1 硬件 looks 为 它的 自己的 从动装置
地址 和 这 一般 call 地址. 如果 一个 的 这些 地址 是
发现, 一个 中断 是 要求. 当 这 微控制器 wishes
至 变为 这 总线 主控, 这 硬件 waits 直到 这 总线 是 自由
在之前 这 主控 模式 是 entered 所以 那 一个 可能 从动装置 action 是
不 interrupted. 如果 总线 arbitration 是 lost 在 这 主控 模式, sio1
switches 至 这 从动装置 模式 立即 和 能 发现 它的 自己的
从动装置 地址 在 这 一样 串行 转移.
: 点此下载
