飞利浦 半导体 产品 数据
p89c660/p89c662/p89c664/
P89C668
80c51 8-位 flash 微控制器 家族
16kb/32kb/64kb isp/iap flash 和 512b/1kb/2kb/8kb 内存
2002 oct 28
13
V
DD
其它 设备 和
I
2
c 接口
P89C66x
其它 设备 和
I
2
c 接口
p1.7/sda p1.6/scl
SDA
SCL
I
2
c 总线
R
P
R
P
SU01710
图示 1. 典型 i
2
c 总线 配置
SCL
开始
情况
S
SDA
p/s
MSB
承认
信号 从 接受者
时钟 线条 使保持 低 当
中断 是 serviced
1 2 7 8 9 1 2 3–8
ACK
9
ACK
重复的 如果 更多 字节
是 transferred
承认
信号 从 接受者
从动装置 地址
r/w
方向
位
停止
情况
重复的
开始
情况
SU00965
图示 2. 数据 转移 在 这 i
2
c 总线
sio1 implementation 和 运作
图示 3 显示 如何 这 在-碎片 i
2
c 总线 接口 是 执行,
和 这 下列的 text describes 这 单独的 blocks.
输入 过滤 和 输出 stages
这 输入 过滤 有 i
2
c 兼容 输入 水平. 如果 这 输入 电压
是 较少 比 1.5 v, 这 输入 逻辑 水平的 是 interpreted 作 0; 如果 这 输入
电压 是 更好 比 3.0 v, 这 输入 逻辑 水平的 是 interpreted 作 1.
输入 信号 是 同步 和 这 内部的 时钟 (f
OSC
/4), 和
尖刺 shorter 比 三 振荡器 时期 是 filtered 输出.
这 输出 stages 组成 的 打开 流 晶体管 那 能 下沉
3ma 在 v
输出
< 0.4 v. 这些 打开 流 输出 做 不 有
夹紧 二极管 至 v
DD
. 因此, 如果 这 设备 是 连接 至 这 i
2
C
总线 和 v
DD
是 切换 止, 这 i
2
c 总线 是 不 影响.
地址 寄存器, s1adr
这个 8-位 特定的 函数 寄存器 将 是 承载 和 这 7-位 从动装置
地址 (7 大多数 重大的 位) 至 这个 sio1 将 respond 当
编写程序 作 一个 从动装置 传输者 或者 接受者. 这 lsb (gc) 是
使用 至 使能 一般 call 地址 (00h) recognition.
比较器
这 比较器 比较 这 received 7-位 从动装置 地址 和 它的
自己的 从动装置 地址 (7 大多数 重大的 位 在 s1adr). 它 也
比较 这 第一 received 8-位 字节 和 这 一般 call 地址
(00h). 如果 一个 equality 是 建立, 这 适合的 状态 位 是 设置 和
一个 中断 是 要求.
变换 寄存器, s1dat
这个 8-位 特定的 函数 寄存器 包含 一个 字节 的 串行 数据 至
是 transmitted 或者 一个 字节 这个 有 just 被 received. 数据 在
s1dat 是 总是 shifted 从 正确的 至 left; 这 第一 位 至 是
transmitted 是 这 msb (位 7) 和, 之后 一个 字节 有 被 received,
这 第一 位 的 received 数据 是 located 在 这 msb 的 s1dat. 当
数据 是 正在 shifted 输出, 数据 在 这 总线 是 同时发生地 正在
shifted 在; s1dat 总是 包含 这 last 字节 呈现 在 这 总线.
因此, 在 这 事件 的 lost arbitration, 这 转变 从 主控
传输者 至 从动装置 接受者 是 制造 和 这 准确无误的 数据 在 s1dat.
: 点此下载
