14
设计 仔细考虑
这 设计者 应当 是 知道
那 这 运作 的 这 数字的
过滤 places 一个 定时 constraint
在 这 relationship 在
新当选的 quadrature 信号 和
这 外部 时钟. 图示 12
显示 这 定时 波形 和
一个 incremental encoder 输入.
自从 一个 输入 有 至 是 稳固的
为 三 rising 时钟 edges, 这
encoder 脉冲波 宽度 (t
E
- 低
或者 高) 有 至 是 更好 比
三 时钟 时期 (3t
CLK
). 这个
guarantees 那 这
异步的 输入 将 是
稳固的 在 三 consecutive
rising 时钟 edges. 一个 realistic
设计 也 有 至 引领 在
账户 finite 上升 时间 的 这
波形, asymmetry 的 这
波形, 和 噪音. 在 这
存在 的 大 amounts 的
噪音, t
E
应当 是 更
更好 比 3t
CLK
至 准许 为
这 中断 的 这
consecutive 水平的 抽样 用
这 三- 位 延迟 过滤. 它
应当 是 指出 那 一个 改变
在 这 输入 那 是 qualified
用 这 过滤 将 内部
propagate 在 一个 最大 的
七 时钟 时期.
这 quadrature 解码器
电路系统 imposes 一个 第二
定时 constraint 在 这
外部 时钟 和 这 输入
信号. 那里 必须 是 在 least
一个 时钟 时期 在
consecutive quadrature states.
作 显示 在 图示 13, 一个
quadrature 状态 是 定义 用
consecutive edges 在 两个都
途径. 因此, t
ES
(encoder 状态 时期) > t
CLK
.
这 设计者 必须 账户 为
deviations 从 这 名义上的 90
程度 phasing 的 输入 信号
至 保证 那 t
ES
> t
CLK
.
位置 计数器
这个 部分 组成 的 一个 32- 位
(hctl- 20xx- xx) 二进制的 向上/
向下 计数器 这个 counts 在
rising 时钟 edges 作 explained
在 这 quadrature 解码器
部分. 所有 32 位 的 数据 是
passed 至 这 位置 数据
获得. 这 系统 能 使用 这个
计数 数据 在 一些 方法:
一个. 系统 总的 范围 是 32 位,
所以 这 计数 代表
"绝对" 位置.
b. 这 系统 是 cyclic 和 32
位 的 计数 每 循环. rst/ 是
使用 至 重置 这 计数器 每
循环 和 这 系统 使用 这
数据 至 interpolate 在里面 这
循环.
c. 系统 计数 是 >8, 16, 24, 或者
32 位, 所以 这 计数 数据 是
使用 作 一个 相关的 或者
incremental 位置 输入 为 一个
系统 软件 computation 的
绝对 位置. 在 这个 情况
计数器 rollover occurs. 在 顺序
至 阻止 丧失 的 位置
信息, 这 处理器 必须
读 这 输出 的 这 ic
在之前 这 计数 increments
一个- half 的 这 最大 计数
能力. 二's- complement
arithmetic 是 正常情况下 使用 至
计算 位置 从 这些
periodic 位置 updates.
d. 这 系统 计数 是 >32 位
所以 这 hctl- 2032 / 2032- SC
能 是 倾泻 和 其它
标准 计数器 ics 至 给
绝对 位置.
CHA CHB 状态
4x 解码器
(计数 向上 &放大; 计数 向下)
1 0 1 脉冲波
1 1 2 脉冲波
0 1 3 脉冲波
0 0 4 脉冲波
图示 13. 4x 解码器 模式
CHA CHB 状态
2x
计数 向上
2x
计数 向下
1x
计数 向上
1x
计数 向下
1 0 1 脉冲波 - 脉冲波 -
1 1 2 - 脉冲波 - 脉冲波
0 1 3 脉冲波 - - -
0 0 4 - 脉冲波 - -
图示 14. 2x 和 1x 解码器 模式
: 点此下载
