5-5
那里 是 一个 三 位 延迟 在 udi, bol, 或者 bzi 输入 和
这 解码 nrz 数据 transmitted 输出 的 sdo.
控制 的 这 解码器 输出 是 提供 用 这
rst 管脚.
当
rst 是 低, sdo, dclk 和 nvm 是 强迫 低.
当
rst 是 高, sdo 是 transmitted 输出 synchronously
和 这 recovered 时钟 dclk. 这
nvm 输出 仍然是
低 之后 一个 低 至 高 转变 在
rst 直到 一个 有效的 同步
模式 是 received.
这 解码 数据 在 sdo 是 在 nrz format. dclk 是 pro-
vided 所以 那 这 解码 位 能 是 shifted 在 一个 外部
寄存器 在 每 高 至 低 转变 的 这个 时钟. 三 位
时期 之后 一个 invalid manchester 位 是 received 在 udi, 或者
bol,
nvm 变得 低 synchronously 和 这 questionable
数据 输出 在 sdo. 更远, 这 解码器 做
不 reestablish 恰当的 数据 解码 直到
另一 同步 模式 是 公认的.
repeater 运作
manchester il 数据 能 是 提交 至 这 repeater 在 也
的 二 方法. 这 输入 双极 一个 在 和 双极 零 在
将 接受 数据 从 差别的 输入 此类 作 一个 比较器
或者 sensed 变压器 结合 总线. 这 输入 单极的 数据
在 accepts 仅有的 noninverted manchester ii coded 数据. 这
解码器 需要 一个 单独的 时钟 和 一个 频率 16x 或者 32x
这 desired 数据 比率. 这个 时钟 是 选择 至 16x 和
速 选择 低 和 32x 和 速 选择 高. 为 长
数据 links 这 32x 模式 应当 是 使用 作 这个 准许 一个
wider 定时 jitter 余裕.
这 输入 udl, 或者 bol, bzl 是 delayed 大概 1/2
位 时期 和 重复的 作 输出
boo 和 bzo. 这 2x
eclk 是 transmitted 输出 的 这 repeater synchronously 和
boo 和 bzo.
一个 低 在
cts 使能 eclk, boo, 和 bzo. 在 contrast 至
这 转换器 模式, 一个 转变 在 cts 做 不 initiate 一个
同步 sequence 的 第八 0’s 和 一个 command 同步.
这 repeater 模式 做 认识 一个 command 或者 数据 同步
脉冲波. sd/cds 是 一个 输出 这个 reflects 这 状态 的 这
大多数 recent 同步 脉冲波 received, 和 高 表明 一个 com-
mand 同步 和 低 表明 一个 数据 同步.
当
rst 是 低, 这 输出 sdo, dclk, 和 nvm 是
低, 和
srst 是 设置 低. srst 仍然是 低 之后 rst 变得
高 和 是 不 重置 直到 一个 同步 脉冲波 和 二 有效的
manchester 位 是 received 和 这 重置 位 低. 这 重置
位 是 这 first 数据 位 之后 这 同步 脉冲波. 和 rst 高,
nrz 数据 是 transmitted 输出 的 串行 数据 输出 synchro-
nously 和 这 1x dclk.
图示 2. 解码器 运作
DCLK
UDI
SDO
RST
NVM
COMMAND
同步
1001010101010
图示 3. repeater 运作
输入
计数
ECLK
UDI
BZO
BOO
RST
SRST
同步 脉冲波
1 234567
hd-6409
: 点此下载
