首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:373017
 
资料名称:HDMP-T1636A
 
文件大小: 281.64K
   
说明
 
介绍:
Gigabit Ethernet and Fibre Channel SerDes ICs
 
 


: 点此下载
  浏览型号HDMP-T1636A的Datasheet PDF文件第10页
10
浏览型号HDMP-T1636A的Datasheet PDF文件第11页
11
浏览型号HDMP-T1636A的Datasheet PDF文件第12页
12
浏览型号HDMP-T1636A的Datasheet PDF文件第13页
13

14
浏览型号HDMP-T1636A的Datasheet PDF文件第15页
15
浏览型号HDMP-T1636A的Datasheet PDF文件第16页
16
浏览型号HDMP-T1636A的Datasheet PDF文件第17页
17
浏览型号HDMP-T1636A的Datasheet PDF文件第18页
18
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
14
trx i/o 定义
名字 管脚 类型 信号
BYTSYNC 47 o-ttl
字节 同步 输出:
一个 起作用的 高 输出. 使用 至 表明 发现 的
一个 comma character (0011111xxx). 它 是 仅有的 起作用的 当
enbytsync 是 使能.
-din 52 hs_在
串行 数据 输入:
高-速 输入. 串行 数据 是 accepted 从 这
+DIN 54
±
din 输入 当 loopen 是 低.
-dout 61 hs_输出
串行 数据 输出:
高-速 输出. 这些 线条 是 起作用的 当
+DOUT 62 loopen 是 设置 低. 当 loopen 是 设置 高, 这些 输出 是 使保持
静态的 在 逻辑 1.
ENBYTSYNC 24 i-ttl
使能 字节 同步 输入:
当 高, 转变 在 这 内部的 字节 同步
函数 至 准许 时钟 同步 至 一个 comma character,
(0011111xxx). 当 这 线条 是 低, 这 函数 是 无能 和 将
不 重置 寄存器 和 clocks, 或者 strobe 这 bytsync 线条.
21 S
逻辑 地面:
正常情况下 0 伏特. 这个 地面 是 使用 为 内部的 pecl
25 逻辑. 它 应当 是 分开的 从 这 嘈杂的 ttl 地面 作 好 作 可能.
58
*GND 1 这个 管脚 是 绑定 至 一个 分开的 垫子 和 有 非 符合实际. 不管怎样,
14 它 是 推荐 那 这个 管脚 是 连接 至 地 在 顺序 至 遵从
56 和 这 x3t11 “10-位 规格,” 和 至 帮助 dissipate 热温.
地_rxa 51 S
相似物 地面:
正常情况下 0 伏特. 使用 至 提供 一个 clean 地面
平面 为 这 接受者 pll 和 高-速 相似物 cells.
地_rxttl 32 S
ttl 接受者 地面:
正常情况下 0 伏特. 使用 为 这 ttl 输出 cells
33 的 这 接受者 部分.
46
地_txa 15 S
相似物 地面:
正常情况下 0 伏特. 使用 至 提供 一个 clean 地面 平面
为 这 pll 和 高-速 相似物 cells.
地_txhs 64 S
地面:
正常情况下 0 伏特.
LOOPEN 19 i-ttl
loopback 使能 输入:
当 设置 高, 这 高-速 串行 信号 是
内部 wrapped 从 这 传输者’s 串行 loopback 输出 后面的
至 这 接受者’s loopback 输入. 也, 当 在 loopback 模式, 这
±
dout 输出 是 使保持 静态的 在 逻辑 1. 当 设置 低,
±
dout 输出
±
din 输入 是 起作用的.
n/c 27 这个 管脚 是 连接 至 一个 分开的 垫子 和 有 非 符合实际. 它 能
是 left 打开, 不管怎样, ttl 水平 能 也 是 应用 至 这个 管脚.
RBC1 30 o-ttl
接受者 字节 clocks:
这 接受者 部分 recovers 二 53.125 mhz
RBC0 31 (fibre 频道)/62.5 mhz (gigabit ethernet) receive 字节 clocks. 这些
二 clocks 是 180 degrees 输出 的 阶段. 这 接受者 并行的 数据
输出 是 alternately clocked 在 这 rising 边缘 的 这些 clocks.
这 rising 边缘 的 rbc1 aligns 和 这 输出 的 这 comma character
(为 字节 排成直线) 当 发现.
REFCLK 22 i-ttl
涉及 时钟 和 transmit 字节 时钟:
一个 106.25 mhz (fibre
频道)/125 mhz (gigabit ethernet) 时钟 有提供的 用 这 host 系统.
这 传输者 部分 accepts 这个 信号 作 这 频率 涉及
时钟. 它 是 multiplied 用 10 至 发生 这 串行 位 时钟 和 其它
内部的 clocks. 这 transmit 一侧 也 使用 这个 时钟 作 这 transmit 字节
时钟 为 这 新当选的 并行的 数据 tx[0]..tx[9]. 它 也 serves 作 这
涉及 时钟 为 这 receive portion 的 这 transceiver.
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com