24
主控 时钟
预分频器
这 HFA3842 包含 一个 时钟 预分频器 至 提供 flexibility
在 这 选择 的 时钟 输入 发生率. 为 11mb/s
运作, 这 内部的 主控 时钟, mclk, 必须 是
在 11MHz 和 16mhz. 这 时钟 发生器 它自己
需要 一个 输入 从 这 预分频器 那 是 两次 这 desired
MCLK 频率. 因此 这 最低 振荡器 频率 那
能 是 使用 为 一个 11MHz MCLK 是 22mhz. 这 预分频器
能 分隔 用 integers 和 1/2 步伐 (ie 1, 1.5, 2, 2.5).
另一 方法 至 看 在 它 是 那 这 divisor 比率 在 这
外部 时钟 源 和 这 内部的 MCLK 将 是
integers 在 2 和 14.
典型地, 这 44MHz baseband 时钟 是 使用 作 这 输入,
和 这 预分频器 是 设置 至 分隔 用 2. 另一 有用的
配置 是 至 设置 这 预分频器 至 分隔 用 1.5 (结果
在 44MHz
÷
3) 为 一个 MCLK 的 14.67mhz. 联系 这 工厂
为 更远 详细信息 在 设置 这 时钟 预分频器 寄存器 在
这 hfa3842.
低-频率 结晶
这 HFA3841 有 一个 在-碎片 高-频率 振荡器 那
能 是 使用 至 发生 这 内部的 主控 时钟 (mclk).
不管怎样, 这个 在-碎片 高-频率 oscillator 是 almost
从不 使用 因为 这 MAC 控制 能 接受 这
一样 时钟 信号 作 这 PHY baseband 处理器 (典型地
44mhz), 因此 avoiding 这 需要 为 一个 独立的, mac-
明确的 振荡器 在 关闭 proximity 至 这 PHY RF 电路系统.
因此, 在 这 HFA3842 这 高-频率 振荡器 是
replaced 用 一个 低-频率 振荡器. 这个 低-频率
振荡器 是 将 为 使用 和 一个 32.768khz, tuning-fork
类型 watch 结晶 至 准许 精确 timekeeping 和 非常
低 电源 消耗量 在 睡眠 状态.
为 这 HFA3842 至 达到 footprint 兼容性 和 这
hfa3841, 管脚 40 (oscin 在 这 hfa3841) 变为 clkin,
这个 是 这 一样 函数, 当 一个 外部 时钟 是
提供 至 这 MAC 控制 (作 是 推荐 当
使用 这 HFA3842 和 PRISM 收音机). 这 低-频率
结晶 attaches 在 管脚 39 (这个 是 一个 3.3v 电源 输入
为 这 高-频率 振荡器 在 这 hfa3841) 和 管脚 41
(这个 是 XTALO 在 这 hfa3841, hence, unconnected 如果 这
在-碎片 振荡器 是 不 正在 使用). 谈及 至 图示 26 为
额外的 详细信息.
如果 一个 32.768khz 结晶 是 连接, 这 结果 LF 时钟 是
有提供的 至 一个 间隔 计时器 至 准许 测量 睡眠
间隔 作 好 作 供应 一个 可编程序的 wake-向上 时间.
在 增加, 这 选择-w 时钟 发生器 能 运作
也 从 CLKIN 或者 (非常 慢速地) 从 这 LF 时钟. glitch-
自由 切换 在 这些 二 时钟 来源, 下面
firmware 控制, 是 提供 用 二, 非-architectural Strobe
功能 (“fast” 和 “slow”). 在 增加, 在 硬件
重置, 这 时钟 发生器 源 是 设置 至 这 LF 时钟 如果 非
edges 是 发现 在 CLKIN 为 二 循环 的 这 LF 时钟
(roughly 61 microseconds). 这个 准许 恰当的 initialization
和 omission 的 也 时钟 源, 自从 没有 这 LF
结晶 连结 那里 将 不 是 循环 的 这 LF 时钟 至
活动 这 发现 电路. 这 能力 至 initialize 这
HFA3842 使用 这 LF 振荡器 至 发生 MCLK 准许
这 高-频率 (phy) 振荡器 至 是 powered 向下
在 睡眠 状态, 这个 是 不 可能 和 这 hfa3841. 如果
这个 是 完毕, firmware 能 转变 在 电源 至 这 PHY
振荡器 在之上 wakeup, 和 使用 这 间隔 计时器 至
measure 这 startup 和 stabilization 时期 在之前
切换 至 使用 clkin.
时钟 发生器
这 HFA3842 能 运作 和 MCLK 发生率 向上 至 在
least 25MHz 和 CLKIN 发生率 的 在 least 50mhz. 这
MCLK 预分频器 发生 MCLK (和 qclk) 从 这
外部 时钟 提供 在 这 CLKIN 输入, 或者 从 这
输出 的 这 LF 振荡器. 这 MCLK 预分频器 divides 这
选择 输入 时钟 用 任何 integer 值 在 2 和 16,
inclusive.
• 当 使用 一个 44MHz clkin, 作 是 典型 为 802.11 或者
802.11b 控制者 和 一个 PC Card Host 接口,
一般 divisors 是 3 (14.67mhz), 4 (11mhz), 或者 5
(8.8mhz)
• 它 是 预期 那 一个 控制 为 这 802.11a,
mandatory 数据 比率 将 需要 至 运作 在 一个 MCLK
频率 的 一个 least 24mhz, hence 一个 CLKIN 频率 的
在 least 48mhz.
这 MCLK 预分频器 是 设置 至 分隔 用 16 在 硬件 重置
toallowinitializationfirmwaretobeexecutedfromslow
记忆 设备 在 任何 CLKIN 频率. 这 MCLK
预分频器 发生 glitch 自由 输出 当 这 divisor 是
changed. 这个 准许 firmware 至 改变 这 MCLK
频率 在 运作, 这个 是 特别 有用的 至
selectively 减少 运行 速, 因此 conserving
电源, 当 全部 速 处理 是 不 必需的.
电源 在 重置 配置
这 HFA3842 支持 两个都 硬件 和 软件 重置
功能. 硬件 重置 是 造成 用 assertion 的 这
重置 输入. 当 使用 这 PC Card host 接口,
软件 重置 是 造成 用 设置 这 Sreset 位 在 这
配置 选项 寄存器 (cor[71]. 硬件 和
软件 重置 leave 这 HFA3842 在 这 一样 状态 除了
在 这 情况 的 软 重置 从 这 PC Card Host 接口, 在
这个 情况 这 COR 和 HCR 寄存器 来到 在 播放.
LF XTALI
LFXTALO
X1
C1
C2
图示 26. 32.768khz 结晶
10M
Ω
22pF
4700pF
41
39
HFA3842
: 点此下载
